# Н.К. Трубочкина

# Моделирование 3D наносхемотехники



# Н.К. Трубочкина

# Моделирование 3D наносхемотехники

2-е издание (электронное)



Москва БИНОМ. Лаборатория знаний 2015

#### Трубочкина Н. К.

Т77 Моделирование 3D наносхемотехники [Электронный ресурс] / Н.К. Трубочкина. — 2-е изд. (эл.). —
Электрон. текстовые дан. (1 файл pdf : 526 с.). —
М. : БИНОМ. Лаборатория знаний, 2015. — Систем. требования: Adobe Reader XI ; экран 10".

ISBN 978-5-9963-2633-4

В книге представлены базовые понятия теории переходной схемотехники, необходимые для разработки новой элементной базы суперкомпьютеров различных типов. Теорию переходной схемотехники отличает новая компонентная концепция синтеза наноструктур, в которой минимальным компонентом для синтеза схем является не транзистор, а материал и переход (связь) между материалами. Приводятся данные экспериментального 2D и 3D моделирования физических и электрических процессов в кремниевых переходных наноструктурах с минимальным топологическим размером 10-20 нм и сравнительный анализ четырех типов схемотехник.

Книга может быть рекомендована научным работникам, аспирантам и инженерам, специализирующимся в области разработки элементной базы суперкомпьютеров и альтернативных вычислительных систем, а также бакалаврам и магистрам, обучающимся по специальностям «Нанотехнология и микросистемная техника», «Электроника и наноэлектроника», «Вычислительные системы, комплексы и сети».

> УДК 681.3 ББК 32.844

Деривативное электронное издание на основе печатного аналога: Моделирование 3D наносхемотехники / Н. К. Трубочкина. — М. : БИНОМ. Лаборатория знаний, 2012. — 499 с. : ил., [24] с. цв. вкл. — ISBN 978-5-9963-0291-8.

В соответствии со ст. 1299 и 1301 ГК РФ при устранении ограничений, установленных техническими средствами защиты авторских прав, правообладатель вправе требовать от нарушителя возмещения убытков или выплаты компенсации

ISBN 978-5-9963-2633-4

## Предисловие автора

Научный поиск можно сравнить с прогулкой по лабиринту. Для того чтобы найти выход (решение), нужно по-новому взглянуть на происходящее: изменить систему координат или даже размерность пространства, в котором ведется поиск. Введите новое измерение, поднимитесь над лабиринтом, и вы найдете выход.

Другой алгоритм научного поиска связан с заимствованием идей у природы или у самого человека. Позавидовал человек птице — сконструировал самолет, рыбе — подводную лодку. Решил уподобиться Богу (Природе, Космосу) — сконструировал робота (подобие человека), создал компьютер (слабенький, но аналог мозга), Интернет (опять же аналог, но уже гораздо большей интеллектуальной системы). Надеюсь, что именно неистребимая любознательность, а не жажда завоевывать тянет человека как в космос, так и в наномир. Существуют древние науки, такие как математика, и совсем молодые, возникающие из потребностей развития человечества. Зачастую новые знания появляются на стыках нескольких наук тогда, когда наблюдается кризис в какой-либо из научных или научно-технических областей. Так, например, переходная наносхемотехника появилась на стыке математики, физики, химии, биологии, информатики и компьютерной схемотехники именно в то время, когда компьютерные науки и микроэлектроника, создававшие элементную базу для компьютеров, зашли в тупик. Наносхемотехника и есть та новая философия и то новое измерение, которые помогут найти выход из тупика, предрекаемого законом Мура<sup>1</sup>.

Любые новые теоретические системы обладают аксиоматическим (предположительным) характером. Достоверность той или иной теории должна быть подтверждена большим количеством экспериментов разной размерности. Поэтому в монографии приведено множество результа-

<sup>&</sup>lt;sup>1</sup> По наблюдениям одного из основателей фирмы Intel Гордона Мура (1965), количество транзисторов, которые удается разместить на поверхности кристалла фиксированных размеров, растет по экспоненте, а точнее, удваивается примерно каждые полтора-два года. Однако этот прогресс дойдет до насыщения, как только размеры отдельно взятого транзистора сравняются с размерами молекул кристалла. Другой тормоз прогресса в разработке сверхплотных микросхем — ограниченность скорости света.

тов моделирования твердотельных нанообъектов согласно новой теории переходной схемотехники. Они были получены не за один год, и к концу 2009 года работа над рукописью была закончена.

Одна из задач, поставленных при написании этой книги, состоит в изложении на профессиональном и в то же время на доступном для неспециалистов уровне идей и экспериментальных данных теории переходной схемотехники. Эта теория не только описывает и позволяет создавать новую элементную базу для суперкомпьютеров, но и позволяет трактовать живые и неживые структурированные системы как схемы переходной схемотехники с едиными законами функционирования.

Другой, более сложной задачей книги является изложение для специалистов других областей знаний основ переходной схемотехники, чтобы они смогли взглянуть на свои изучаемые объекты как на схемы, построенные по законам переходной схемотехники. При таком понимании логики работы объектов будет легче ими управлять (изменять их свойства, совершенствовать).

Биологи, например, увидят, что ДНК — это последовательностная схема, содержащая как схемы памяти, так и логические управляющие и проводящие цепи, а вирусы — это программирующие устройства с внутренней памятью, изменяющие структуру ДНК. При изменении схем-программ, «записанных» в структуре РНК, можно менять кодировку программы вирусов, а также делать их недееспособными, «ломая» схему их внедрения или размножения.

Специалисты в области нанотехнологии узнают, что нанотрубки и фуллерены можно использовать не только как проводящие элементы или материалы, но и как управляемые структуры с памятью. А физики увидят, что обычный лед — это не только одно из агрегатных состояний воды, но и система, которая при определенных условиях способна хранить огромное количество информации.

При написании этой книги были использованы материалы лекций, читаемых мной в Московском государственном институте электроники и математики (МИЭМ), а также материалы более ранних книг (Машинное моделирование функционально-интегрированных элементов, М.: МИЭМ, 1989; Схемотехника ЭВМ, М.: МИЭМ, 2008) с существенным добавлением большого количества нового материала и результатов различных компьютерных экспериментов. Хочу поблагодарить студентов своей научной группы: В.В. Воробьева, А.А. Соснина, А.В. Белого, П.В. Орлова, И.П. Поповича, Н.И. Лукьянчикова, В.В Сазонтьева и Э.С. Игнатову, которые помогли мне в проведении части экспериментов по моделированию наноструктур, приведенных в этой книге. Хотелось бы надеяться, что специалисты разных областей науки, критически воспринимая те или иные идеи, найдут для себя полезные сведения, способствующие развитию их научных или научно-технических дисциплин. Несомненно, какие-то идеи из этой книги еще долго будут оставаться предметом дискуссий, какие-то будут забыты, но некоторые оставят свой след в развитии наносхемотехники и научном поиске. Если это произойдет, буду считать свою задачу на данном этапе выполненной.

Трубочкина Н.К.

# Введение

Данная монография предназначена для формирования нового взгляда на возможное проектирование трехмерных сверхбольших интегральных схем (3D СБИС) на базе оптимальной переходной схемотехники в отличие от существующей в настоящее время избыточной транзисторной схемотехники.

Предметная область может быть обозначена как

- нанотехнологии и наносхемотехника для 3D СБИС;
- наноструктуры и наносистемы.

Нанонаука и нанотехнология — направления науки и технологии, активно развивающиеся с конца XX века. Термин *нанотехнология* (*nanotechnology*) введен в 1974 году профессором-материаловедом из Токийского университета Норио Танигучи [1], который определил его как «технологию производства, позволяющую достигать сверхвысокую точность и ультрамалые размеры ... порядка 1–100 нм...». Необходимо отличать нанонауку (nanoscience, или nanoscale science) от нанотехнологии (nanotechnology). Нанонаука занимается изучением и созданием материалов и объектов, реализуемых с использованием нанотехнологий.

Структуру или объект, линейный размер которого не превышает 100 нм, называют наноструктурой или нанообъектом соответственно, а систему, состоящую из наноструктур или нанообъектов, — наносистемой.

Наноиндустрия представляет собой совокупность направлений бизнеса и производства, работающих с нанообъектами и наносистемами.

Представленная монография будет полезна всем, кто работает в области наноиндустрии, нуждающейся в новой элементной базе для суперкомпьютеров и схем управления, а также обладающей рядом преимуществ перед существующей кремниевой транзисторной базой.

Целями проведенных фундаментальных исследований являлись:

- поиск и решение задач развития в области создания новых интеллектуальных технических систем, их элементной базы, технологий и материалов для нее;
- преодоление проблем развития планарной транзисторной кремниевой микро- и наноэлектроники.

Перед наноиндустрией, нанонаукой и нанотехнологией стоит ряд задач:

- создание и использование материалов, устройств и технических систем, функционирование которых определяется наноструктурой, то есть ее упорядоченными фрагментами размером от 1 до 100 нм;
- разработка теории, элементной базы и программного обеспечения для создания компьютеров (интеллектуальных систем) различного типа (нанокомпьютеры на базе нескольких компонентов, в том числе квантовый компьютер, ДНК-компьютер, нанороботы и пр.).

Для облегчения понимания изложенного в книге материала определим основные (ключевые) термины.

*Нанокомпьютер* — вычислительное устройство на основе электронных (механических, биохимических, квантовых) технологий с размерами логических элементов порядка нескольких нанометров.

ДНК-компьютер — вычислительная система, использующая вычислительные возможности молекул ДНК.

Биомолекулярные вычисления — собирательное название различных техник, так или иначе связанных с ДНК или РНК. При ДНК-вычислениях данные представляются не в форме нулей и единиц, а в виде молекулярной структуры, построенной на основе спирали ДНК. Роль программного обеспечения для чтения, копирования и управления данными выполняют особые ферменты.

Нанороботы — устройства, состоящие из наноматериалов, размер которых сопоставим с размерами молекул, эти устройства наделены функциями движения, обработки и передачи информации, исполнения программ. Нанороботы, способные создавать свои копий, то есть самовоспроизводиться, называются *репликаторами*. В настоящее время уже созданы электромеханические наноразмерные устройства, ограниченно способные к передвижению, которые можно считать прототипами нанороботов.

*Схемотехника* изучает элементы и блоки интегральных схем электронных вычислительных машин (ЭВМ), а также различные методы их проектирования.

Наносхемотехника — раздел схемотехники, изучающий объекты (элементы СБИС), размеры которых не превышают 100 нм.

Задачи, которые автор поставил перед собой в данной работе, заключаются в:

- разработке новой концепции элементной базы твердотельной наноэлектроники;
- разработке качественно новой теории оптимальной схемотехники для 3D СБИС;

- разработке и моделировании элементной базы;
- 3D визуализации переходных элементов и физических процессов, протекающих в них;
- разработке программного обеспечения (ПО) для элементов 3D СБИС, созданных на основе новой концепции синтеза трехмерных интегральных схем (ПО для решения задач синтеза, анализа и компьютерной визуализации объектов и процессов в 3D интеллектуальных наноструктурах кремниевой наноэлектроники).

Из-за сложности решаемых задач необходимо математическое и компьютерное моделирование, так как оно позволяет определять технические характеристики и работоспособность создаваемых переходных твердотельных элементов для 3D СБИС, построенных на основе новой концепции без организации отдельного дорогостоящего производства.

Книга «Моделирование 3D наносхемотехники» предназначена для изучения

- принципов современных методов синтеза элементов и устройств ЭВМ и вычислительных систем;
- методов построения схем ЭВМ и вычислительных систем;
- принципов совместной работы устройств ЭВМ и вычислительных систем;
- методов проектирования устройств различной степени сложности с учетом новейших разработок в области математического моделирования, схемотехники и технологии создания ЭВМ и вычислительных систем.

Помимо описания новой теории переходной схемотехники, особое внимание уделено математическому моделированию элементов и устройств, которые предназначены для разработки схем нового поколения, в частности 3D СБИС. Материал представлен с позиции обучения синтезу и практической реализации схем для компьютеров нового поколения. Рассмотрены синтез и моделирование схем в переходной, транзисторной, вентильной и матричной реализациях.

# Глава 1

# ОСНОВНЫЕ ЭТАПЫ РАЗВИТИЯ ЭЛЕМЕНТНОЙ БАЗЫ ЭВМ

Элемент ЭВМ — функционально минимальная часть компьютера, которая может быть выделена в нем при логическом проектировании (например, элементы И–НЕ, ИЛИ–НЕ).

Блок ЭВМ — функционально законченная схема, которая выполняет сложную функцию (например, арифметико-логическое устройство или память ЭВМ).

## 1.1. Элементная база и поколения ЭВМ

Определяющим фактором развития микроэлектроники и вычислительной техники является элементная база, которая за несколько десятилетий своего существования неоднократно качественно менялась. Каждой новой элементной базе соответствовало свое поколение компьютеров с улучшенными функциональными и техническими характеристиками. Для каждой принципиально новой элементной базы нужна своя схемотехника.

Поколения схемотехник определялись и определяются поколениями ЭВМ, которые поочередно строились на:

- электромеханических реле;
- электронных лампах;
- дискретных транзисторах (в 1947 году был изобретен биполярный транзистор, определивший все последующие транзисторные схемотехники вплоть до 1971 года, когда был представлен инжекционный инвертор — первый логический элемент переходной схемотехники);
- интегральных схемах (до 10 элементов на кристалле);
- БИС (10<sup>3</sup>-10<sup>4</sup> элементов);
- СБИС (10<sup>5</sup>-10<sup>6</sup> элементов).

Несмотря на весьма существенные различия, все элементные базы, за исключением первой из перечисленных выше, объединяет триодно-транзисторная концепция построения электронных схем.

# 1.2. Историческая справка создания вычислительных устройств

3000 лет до н. э.: в Древнем Вавилоне были изобретены первые счеты — абак.

500 лет до н. э.: в Китае появился более «современный» вариант абака с косточками на проволоке.

1492 год: Леонардо да Винчи в одном из своих дневников привел эскиз 13-разрядного суммирующего устройства с десятизубцовыми кольцами. Хотя работающее устройство на базе этих чертежей было построено только в XX веке, все же реальность проекта Леонардо да Винчи подтвердилась.

1623 год: Вильгельм Шиккард, профессор университета Тюбингена, разработал устройство на основе зубчатых колес («считающие часы») для сложения и вычитания шестиразрядных десятичных чисел. Было ли устройство реализовано при жизни изобретателя, достоверно неизвестно, но в 1960 году оно было воссоздано и проявило себя вполне работоспособным.

1630 год: Ричард Деламейн создает круговую логарифмическую линейку.

1642 год: Блез Паскаль представил публике «Паскалин» — первое реализованное и получившее известность механическое цифровое вычислительное устройство, которое суммировало и вычитало 5-разрядные десятичные числа. Паскаль изготовил около пятидесяти таких вычислителей, причем последние модели оперировали числами с восемью десятичными разрядами.

1673 год: известный немецкий философ и математик Готфрид Вильгельм Лейбниц построил механический калькулятор, который при помощи двоичной системы счисления выполнял умножение, деление, сложение и вычитание. Примерно в это же время Исаак Ньютон заложил основы математического анализа.

1723 год: немецкий математик и астроном Христиан Людвиг Герстен на основе работ Лейбница создал арифметическую машину. Машина высчитывала частное и число последовательных операций сложения при умножении чисел. Кроме того, в ней была предусмотрена возможность контроля за правильностью ввода данных.

1786 год: немецкий военный инженер Иоганн Мюллер выдвинул идею «разностной машины» — специализированного калькулятора для табулирования логарифмов, вычисляемых разностным методом. Калькулятор, построенный на ступенчатых валиках Лейбница, получился относительно небольшим (13 см в высоту и 30 см в диаметре), но при этом мог выполнять все четыре арифметических действия над 14-разрядными числами.

1801 год: Жозеф-Мари Жаккар построил ткацкий станок с автоматическим управлением, в котором использовался комплект перфокарт. 1820 год: первый промышленный выпуск арифмометров. Первенство принадлежит французу Тома де Кольмару.

1822 год: английский математик Чарльз Бэббидж разработал, хотя и не смог сконструировать, первую разностную машину (см. о разностной машине Чарльза Бэббиджа). Она представляла собой специализированный арифмометр для автоматического построения математических таблиц.

1855 год: Георг Шойц и его сын Эдвард на основе работ Чарльза Бэббиджа построили в Швеции первую разностную машину.

1884–1887 годы: Холлерит разработал электрическую табулирующую систему, которая использовалась в переписях населения США (1890 и 1900 годы).

1927 год: в Массачусетском технологическом институте (MIT) был изобретен аналоговый компьютер.

1938 год: немецкий инженер Конрад Цузе вскоре после окончания в 1935 году Берлинского политехнического института изобрел свою первую полностью механическую программируемую цифровую машину, названную Z1. В качестве его соавтора упоминается также Хельмут Шрейер. Модель была пробной и в практических целях не использовалась. Ее восстановленная версия хранится в Немецком техническом музее в Берлине. В том же году Цузе приступил к созданию машины Z2.

1941 год: Конрад Цузе создает первую вычислительную машину Z3, обладающую всеми свойствами современного компьютера.

1942 год: в Университете штата Айова Джон Атанасов и его аспирант Клиффорд Берри создали (а точнее — разработали и начали монтировать) первый в США электронный цифровой компьютер ABC (Atanasoff-Berry Computer). Хотя эта машина так и не была завершена (Атанасов ушел в действующую армию), она, как пишут историки, оказала большое влияние на Джона Мокли, создавшего двумя годами позже ЭВМ ЭНИАК.

Начало 1943 года: в Гарвардском университете успешные испытания прошла электромеханическая вычислительная машина Mark I, или ASCC (Automatic Sequence Controlled Calculator), предназначенная для выполнения сложных баллистических расчетов американского военно-морского флота (ВМФ).

Конец 1943 года: приведена в действие английская вычислительная машина специального назначения Колосс. Машина работала над расшифровкой секретных кодов фашистской Германии.

1944 год: Конрад Цузе разработал еще более быстродействующий компьютер Z4.

1946 год: это год создания первой универсальной электронной цифровой вычислительной машины ЭНИАК.

1950 год: группой С.А. Лебедева в Советском Союзе в Киеве была создана первая ЭВМ.

С начала 90-х годов XX века слово «компьютер» практически вытеснило из русского языка, а также и из многих других языков термин «электронная вычислительная машина».

### 1.3. Перспективы и проблемы развития элементной базы ЭВМ

Основной тенденцией развития элементной базы ЭВМ, приводящей к увеличению быстродействия и информационной плотности, является уменьшение геометрических размеров таких компонентов, как транзисторы.

Множество работ посвящено проблемам дальнейшего совершенствования элементной базы [2–7] и, в частности математическому моделированию субмикронных компонентов [8–10]. Несмотря на работы в области разработки функционально-интегрированных элементов (ФИЭ) [11–13], транзисторная схемотехника остается доминирующей. Это связано с технологическими сложностями формирования в объеме полупроводниковых структур, по сложности превышающих транзистор.

Информационные структуры размещаются в поверхностном слое полупроводника, в результате чего комбинационные схемы и схемы памяти, даже формируемые в активных слоях трехмерных интегральных схем (ТМИС), имеют информационную плотность ниже теоретически возможной.

По мнению специалистов, в ближайшие годы СБИС достигнут предела минимизации, и дальнейшее увеличение плотности компоновки будет зависеть от использования трехмерной интеграции [14].

#### 1.3.1. Трехмерные СБИС

Реализация трехмерных схем возможна разными путями.

В нескольких активных слоях, которые чередуются с пассивными слоями, выполняющими функции изоляции и теплоотвода, представляющих собой интегральные функциональные устройства, информация в виде сигналов различного типа (напряжения, тока, света) передается как внутри одного активного слоя, так и между активными слоями (рис. 1.1).

Трехмерные, или, лучше сказать, многослойные, интегральные схемы подобного типа обладают:

- высоким быстродействием;
- высокой плотностью компоновки;
- возможностью параллельной обработки сигналов;
- многофункциональностью.



Рис. 1.1. Трехмерные интегральные схемы: *a*) прогноз развития, *б*) типы трехмерных (многослойных) интегральных схем (А — активный слой, П — пассивный слой), *в*) система с обобщенными данными, для кристалла памяти (УП — управляющий процессор, Пр — процессор, ЗУ — запоминающее устройство), *г*) схематическое представление 2-слойного статического запоминающего устройства с произвольной выборкой (У<sub>1</sub> — буфер адресов строк, У<sub>2</sub> — усилитель считывания и т. д., ЗЯ — запоминающая ячейка)

Им свойственны следующие недостатки:

- технология изготовления многоступенчата, поскольку связана с созданием вертикальных проводящих каналов и сложной топологией поверхности активных слоев;
- паразитные наводки сигналов между активными слоями из-за большого числа соединений;
- большая потребляемая мощность;
- необходимость охлаждения кристалла интегральной схемы.

Схемотехника активных слоев трехмерных СБИС [14] по-прежнему остается транзисторной.

# 1.3.2. Изобретение, изменившее отношение к транзисторной схемотехнике

В 1971 году был разработан необычный для транзисторной схемотехники элемент — инжекционный инвертор, состоящий всего из трех *p*-*n*-переходов, но выполняющий функции двух транзисторов. На реализацию такого элемента в транзисторной схемотехнике потребовалось бы пять p-n-переходов. Уменьшение объема инвертора было достигнуто благодаря применению нового способа питания инвертирующего n-p-n-транзистора и удачного совмещения областей одного типа проводимости различных транзисторов. По сути, это был первый логический элемент новой переходной схемотехники, компонентом которой является не транзистор, а физический переход между материалами с различными свойствами.

Возникла необходимость в создании теории, способной давать такие элементы и в схемотехнике, наиболее пригодной для трехмерной реализации элементной базы ЭВМ. Математическое моделирование показало, что используемая на протяжении пяти поколений компьютеров триодно-транзисторная схемотехника имеет ряд недостатков, к тому же схемы, созданные ее методами, могут быть оптимизированы. Кроме того, компьютерные эксперименты по синтезу и появлению новых функционально-интегрированных элементов подтверждают *избыточность транзисторной схемотехники*. Ее схемы содержат лишние полупроводниковые области и межсоединения, не используемые для выполнения логических и специальных функций, а также функций записи, хранения и передачи информации.

Причиной избыточности транзисторной схемотехники является то, что ее компонентом является транзистор — совокупность как минимум двух *p*-*n*-переходов. Рассмотрим подробнее более сложные интегральные структуры, являющиеся компонентами транзисторной схемотехники.

#### 1.4. Компоненты транзисторной схемотехники

Компонентом схемотехники является ее минимальная (неделимая) часть, из которой осуществляется синтез схем.

В транзисторной схемотехнике к компонентам относятся:

- транзисторы;
- диоды;
- резисторы;
- емкости.

#### 1.4.1. Назначение компонентов транзисторной схемотехники

**Транзисторы.** Транзисторы используются для синтеза логических, запоминающих и специальных элементов. Там, где важным критерием является быстродействие, используются биполярные транзисторы n-p-n-типа и n-канальные МОП-транзисторы, так как их основные носители (электроны) обладают большей подвижностью.

**Диоды.** Диоды (*p*-*n*-переходы) обладают «барьерной» функцией. В вольт-амперной характеристике этого компонента есть участок, где выходная функция (напряжение) на диоде не изменяется при изменении аргумента (тока). Именно это свойство делает данный компонент основным при синтезе двоичных схем (схем, работающих в двоичной логике).

**Резисторы.** Резисторы — компоненты, используемые для ограничения рабочих токов интегральной структуры. В транзисторной схемотехнике они являются дискретными компонентами, требующими изоляции. Это порождает лишние паразитные емкости, снижающие быстродействие схемы.

**Емкости.** Емкости на основе переходов и транзисторов используются для создания схем памяти.

Не только рассмотрим структуру биполярного транзистора n-p-n-типа, основные этапы ее создания на примере эпитаксиально-планарной технологии (табл. 1.1), но и введем операторы для описания любого нового технологического процесса, который может понадобиться при создании принципиально новых структур интегральных элементов.

Таблица 1.1

N⁰	Компонент	Обозначение на схеме	Примечания
1	Биполярные транзисторы двух типов: • <i>n-p-n</i> ; • <i>p-n-p</i> .		В основном используют транзисторы <i>n-p-n</i> -типа как более быстродействующие: • К — коллектор; • Б — база; • Э — эмиттер.
2	МОП-транзисторы двух типов: • <i>п</i> -канальные; • <i>р</i> -канальные.		<ul> <li>И — исток;</li> <li>С — сток;</li> <li>З — затвор.</li> </ul>
3	Диоды на базе <i>p-n</i> -перехода и диоды Шоттки (на базе переходов металл-полупровод- ник).		Иногда в интегральных схемах (ИС) в качестве диодов используют биполярные транзисторы в диодном включении.

#### Компоненты транзисторной схемотехники

Продолжение

N⁰	Компонент	Обозначение на схеме	Примечания
4	Резисторы.		В ИС номиналы резисторов варьируются от десятков Ом до десятков кОм.
5	Емкости.		Возможны два типа интегральных емкостей: либо на основе обратно смещенного <i>p</i> - <i>n</i> -перехода, либо на базе МОП-структуры.

1.4.2. Пример описания технологии создания интегральной структуры с помощью специальных операторов

Рассмотрим процедуру составления программы моделирования технологии создания интегральной структуры на примере биполярного транзистора (рис. 1.2).



**Рис. 1.2.** Топология биполярного транзистора

Обозначения:

*p* — материал (полупроводник), имеющий дырочную проводимость;

*n* — полупроводник, имеющий электронную проводимость;

 n<sup>+</sup> — полупроводник, имеющий
 обедненную электронную проводимость;

- Б база транзистора;
- Э эмиттер транзистора;
- К коллектор транзистора;
- КБ контакт базы;
- КК контакт коллектора;
- КЭ контакт эмиттера.

Для возможности моделирования технологического процесса на компьютере разработаем язык его описания. Продемонстрируем этапы создания транзистора не только в виде схем (рис. 1.3–1.17), но и с помощью соответствующих операторов.

Исходным материалом для создания монолитных интегральных схем является кремниевая пластина — подложка *p*-типа (рис. 1.3).



Рис. 1.3. Кремниевая пластина

#### Оператор подложки:

```
SUBS <материал> <тип> <концентрация>
SUBS SILICON p 1.0e+15
//кремниевая (SILICON) p-подложка с концентрацией носителей
10<sup>15</sup>.
```

Для уменьшения сопротивления коллектора проводят диффузию примеси  $n^+$ -типа (рис. 1.4) под транзистор (маска 1).



**Рис. 1.4.** Диффузия *n*<sup>+</sup>-типа

#### Оператор диффузии:

DOPE <тип диффузии> <концентрация> <заход под окисел> <глубина>

DOPE N 1.5e+15 00e+00 5.0e-01

```
//диффузия n-типа с концентрацией носителей 1,5*10<sup>15</sup>,
//без захода под окисел,
//глубиной 5,0*10-1 микрона.
```

На пластину методом эпитаксиального выращивания наносят слой кремния *n*-типа (рис. 1.5):

```
SUBS SILICON n 1.0e+13
```

//подложка кремния n-типа //с концентрацией 1013



Рис. 1.5. Выращивание эпитаксиального слоя

После этого проводят диффузию примеси *p*-типа до смыкания с *p*-кремнием (рис. 1.6). Образуются *n*-карманы для резисторов и коллекторов транзисторов.



Рис. 1.6. Разделительная р-диффузия

В данном случае диффузию проводят с использованием негативной маски 2, формирующей эти области:

```
DOPE P 1.0e+22 1.8e+00 2.0e-01
//диффузия р-типа с концентрацией 1,0*10<sup>22</sup>, с заходом
//под окисел
//в 1,8 микрона, глубиной 2,0*10<sup>-1</sup> микрона.
```

В карманы *n*-типа (коллекторы и карманы для резисторов) проводят диффузию примеси *p*-типа (рис. 1.7) для создания областей баз транзисторов и *p*-резисторов.



Рис. 1.7. Базовая р-диффузия

На этом этапе используют положительную маску 3 с топологиями баз и *p*-резисторов:

```
DOPE P 1.0e+15 10e+00 1.0e-01
```

С использованием положительной маски 4 с соответствующими топологиями осуществляют эмиттерную диффузию примесей  $n^+$ -типа (рис. 1.8): в базовые области для создания эмиттеров, в коллекторные



Рис. 1.8. Эмиттерная диффузия

области для создания низкоомной области под коллекторным контактом, в подложку *p*-типа для создания низкоомных резисторов, использующихся для разводки соединений.

Оператор:

```
DOPE N 1.0e+22 7.0e-01 1.0e-01
```

Для создания изолирующего слоя окисляем пластину, создаем слой диоксида кремния (рис. 1.9).



Рис. 1.9. Окисление

Оператор окисления:

OXID <окисел> <толщина>

OXID 0X6 3.0e-01

Далее на этапе операции травления оксида с помощью положительной маски 5 вскрывают контактные окна к эмиттеру, базе, коллектору и в других необходимых местах для организации подачи управляющих сигналов в различные полупроводниковые области (рис. 1.10).



Рис. 1.10. Травление

Оператор травления:

ЕТСН <материал> <глубина травления> ЕТСН ОХО 3.0e-01

Напыляют слой алюминия для создания металлического проводящего слоя (рис. 1.11), из которого на последующей операции будут сформированы соединения (путем травления).



Рис. 1.11. Нанесение металла

Оператор нанесения материала:

DEPO <материал> <толщина>

DEPO METL 5.0e-01

С использованием негативной маски 6 вытравливают лишний металл и создают необходимые межсоединения (рис. 1.12):

ETCH METL 5.0e-01



Рис. 1.12. Создание межсоединений

Так как необходимо, чтобы диффузия проводилась в определенных зонах, перед каждой диффузией проводят фотолитографию.

Фотолитография. Пластину, в которой должна быть проведена диффузия, окисляют («покрывают оксидом», «покрывают окислом») (рис. 1.13):

OXID OX6 1.0e-01



Рис. 1.13. Окисление пластины

На слой оксида наносят светочувствительный слой фоторезиста (рис. 1.14):

DEPO RST 1.0e-01



Рис. 1.14. Нанесение фоторезиста

На фоторезист накладывают фотошаблон: маска повторяет рисунок зон диффузии (рис. 1.15).



Рис. 1.15. Наложение фотошаблона и засветка

#### Оператор маски:

MASK <материал предыдущего слоя> <убираемый материал> <номер> <позитивная / негативная> MASK RST DRST 4 POSI

Проводится облучение ультрафиолетовым светом. Там, где свет попадает на фоторезист, участки поляризуются. После этого фотошаблон убирают, и пластина помещается в специальный травитель, который стравливает незасвеченные участки фоторезиста (рис. 1.16):

ETCH DRST 1.5e-01



Рис. 1.16. Вытравливание незасвеченного фоторезиста

Далее пластину помещают в травитель, вытравливающий оксид кремния на освобожденных от фоторезиста участках (рис. 1.17):

```
ETCH OX1 1.0e-01
```

После этого травитель смывают, пластину помещают в диффузионную печь, где диффузия примесей идет только в местах, где нет оксида кремния.



Рис. 1.17. Снятие остатков фоторезиста

Пример программы создания интегральных биполярных схем в эпитаксиально-планарной технологии (ЭПТ).

```
SUBS SILICON p 1.0e+15
DEPO RST 5.0e-01
MASK RST DRST 1 POSI
ETCH NTRD 5.0e-01
ETCH RST 6.0e-01
OXID NTRD 6.0e-01
ETCH NTRD 6.0e-01
DOPE N 1.5e+15 00e+00 5.0e-01
ETCH OX0 1.0e-01
SUBS SILICON n 1.0e+13
OXID OX3 1.0e-02
DEPO NTR 1.0e-01
MASK RST DRST 2 NEGA
ETCH NTRD 2.0e-01
ETCH OX0 2.0e-01
DOPE P 1.0e+22 1.8e+00 2.0e-01
ETCH RST 1.0e-01
DEPO RST 1.0e-01
MASK RST DRST 3 POSI
ETCH DRST 1.5e-01
DOPE P 1.0e+15 10e+00 1.0e-01
ETCH OX 3.0e-01
OXID OX6 1.0e-01
DEPO RST 1.0e-01
MASK RST DRST 4 POSI
ETCH DRST 1.5e-01
ETCH OX1 1.0e-01
DOPE N 1.0e+22 7.0e-01 1.0e-01
OXID OX6 3.0e-01
DEPO RST 3.0e-01
MASK RST DRST 5 POSI
ETCH RST 3.0e-01
ETCH OX0 3.0e-01
DEPO METL 5.0e-01
```

```
DEPO RST 5.0e-01
MASK RST DRST 6 NEGA
ETCH DRST 6.0e-01
ETCH METL 5.0e-01
```

В тексте программы технологического процесса есть ссылки на позитивные и негативные маски (рис. 1.18).



Рис. 1.18. Маски: а) позитивная (POSI), б) негативная (NEGA)

В масках (шаблонах) черным цветом обозначают области диффузии (имплантации) или иных технологических операций по внедрению вещества в заданную область.

Интегральные резисторы. Интегральные резисторы обычно изготавливают на основе *p*-базовой диффузии в изолирующих областях *n*-типа (рис. 1.19).



**Рис. 1.19.** Резисторы: *а*) интегральная структура, *б*) топология низкоомного резистора, *в*) топология высокоомного резистора

Для изоляции *n*-кармана на *p*-подложку необходимо подать максимально отрицательный потенциал схемы (обычно это нулевой потенциал шины «земля»), а для изоляции *p*-области резистора (в *n*-карман) самый большой положительный потенциал (обычно — напряжение питания).

## 1.5. Представление интегральных структур транзисторов как схем переходной схемотехники

С точки зрения интегральной структуры транзисторы, используемые в вентилях транзисторной схемотехники, являются сложными объектами (рис. 1.20–1.24), состоящими из более простых: взаимосвязанных переходов между физическими областями с различными свойствами [15]. Введем некоторые обозначения, которые встретятся на рисунках: Д — диэлектрик, М — металл, ПК — поликремний.



**Рис. 1.20.** Биполярный интегральный транзистор [16]: *а*) интегральная структура, *б*) графовая модель, *в*) обобщенная структура, *г*) обобщенная модель



**Рис. 1.21.** Биполярный интегральный транзистор [17]: *а*) интегральная структура, *б*) графовая модель, *в*) обобщенная структура, *г*) обобщенная модель



**Рис. 1.22.** Биполярный интегральный транзистор [18]: *а*) интегральная структура, *б*) графовая модель



**Рис. 1.23.** Униполярный транзистор [19]: *а*) интегральная структура, б) графовая модель



**Рис. 1.24.** Транзистор постоянного запоминающего устройства [20]: *a*) интегральная структура, *б*) графовая модель

При анализе сложных интегральных структур простейших компонентов транзисторной схемотехники (транзисторов) можно выделить следующие особенности:

- у биполярных транзисторов основополагающей (рабочей) является пара связанных *p*-*n*-переходов, остальные переходы вспомогательные;
- у МОП-транзисторов рабочей является система трех взаимосвязанных переходов (два *p*-*n*-перехода и переход оксид-полупроводник).

## Глава 2

# ОБЗОР И АНАЛИЗ СОСТОЯНИЯ ЭЛЕМЕНТНОЙ БАЗЫ ДЛЯ НАНОИНДУСТРИИ. ПЕРСПЕКТИВЫ РАЗВИТИЯ

В главе 2 анализируются концептуальные направления развития науки и технологии в области создания вычислительных (интеллектуальных) систем.

С новой точки зрения пересмотрена философия создания компьютерных систем с переходом на размеры физической структуры компонентов, сопоставимые с нанометром ( $10^{-9}$  м).

## 2.1. Настоящее и будущее наноэлектроники

Ближайшее прошлое и настоящее — это эра кремниевой транзисторной схемотехники и планарных СБИС. В качестве дальнейшего развития полупроводниковой техники можно отметить направление «Beyond CMOS» («После КМОП<sup>1</sup>»), которое предполагает поиск других технологий, отличных от уже существующей КМОП-технологии, а также направление «More than Moore» («больше чем Мур»), которое предлагает разнообразить полупроводниковые технологии путем слияния их с технологиями биочипов и микросенсоров.

Считается, что даже если действие закона Мура будет продлено, приблизительно в 2020 году оно достигнет своего предела, и потребуются новые подходы и новый взгляд на развитие вычислительных (интеллектуальных) систем. Выходом из тупика, куда нас завела планарная транзисторная схемотехника, может стать изменение философии проектирования, переход к иной, альтернативной схемотехнике.

<sup>&</sup>lt;sup>1</sup> КМОП — комплементарные схемы на взаимодополняющих МОП-транзисторах. В схемах присутствуют одновременно *n*- и *p*-канальные транзисторы, являющиеся комплементарными друг по отношению к другу. Термин «комплементарный» восходит к лат. complementaris, что означает дополняющий, доводящий до полноты.

#### 2.2. Поиск оптимального компонента

#### 2.2.1. 3D транзистор

Одним из важнейших путей решения проблем планарной микроэлектроники является переход к разработке трехмерных (3D) компонентов схем.

Первые результаты в этой области (трехмерные FinFET-транзисторы) были получены в Японии (http://www.computerworld.jp/news/ hw/98409-1.html). Подобные структуры уже запатентованы в Японии и США.

Технология High-k позволяет избежать утечки тока благодаря использованию новых материалов транзисторов. Но существует стремление разрешить имеющиеся для транзисторов проблемы более радикальным способом. Речь идет о разработке 3D транзисторов, структура которых принципиально отличается от уже принятой [21].

На рисунке 2.1 представлены модификации 3D полевого транзистора, разработанного японскими учеными [22]. Основная проблема таких транзисторов — технологическая сложность реализации СБИС на их базе, требующая новых подходов к проектированию и новых технологий.

Все результаты в этой области ограничиваются МОП-транзисторами, то есть структурами с размерностью N = 4. Это означает, что логические элементы по-прежнему синтезируются из транзисторов.



Рис. 2.1. Структуры 3D транзистора, разработанного в Японии [22]: 1 — исток, 2 — сток, 3 — затвор, 4 — контакт, 5 — подложка, 6 — кремниевый канал

Данная разработка, хотя и считается радикальным методом разрешения проблем, присущих сегодняшним транзисторам, не полностью устраняет проблемы логических схем, основанных на транзисторах. Без этого эффект от «объемизации» структуры микроэлементов может оказаться не слишком заметным.

#### 2.2.2. FinFET-транзистор

FinFET-транзисторы — вертикальные полевые транзисторы «плавникового» типа с нелегированными (не содержащими добавок) кремниевыми каналами (рис. 2.2). Их использование является альтернативным подходом, позволяющим добиться уменьшения площади элементов памяти SRAM с минимальным изменением основных характеристик.

Исследователи изучили эффект случайного варьирования свойств FinFET-транзисторов в сверхминиатюрных элементах SRAM. В ходе моделирования было установлено, что стабильность характеристик FinFET-транзисторов без легирования каналов повышается на 28%.



Рис. 2.2. Структура FinFET-транзистора [23]

При моделировании ячеек SRAM площадью 0,063 мкм<sup>2</sup> (это эквивалентно 22-нанометровым электронным цепям) полученные результаты показали, что элементы памяти FinFET SRAM потенциально обладают значительным преимуществом с точки зрения стабильности работы по сравнению с существующими элементами SRAM на базе планарных FET-транзисторов.

#### 2.2.3. Пьезотранзистор

Нанопьезотроника объединяет пьезоэлектрические и полупроводниковые свойства материалов для создания новых электронных компонентов (рис. 2.3). Эти устройства можно использовать в качестве основных строительных блоков, которые позволят открыть новые области применения электроники. К примеру, в пьезотранзисторе (рис. 2.3, *б*) из одномерной оксид-цинковой наноструктуры путем ее деформации можно



Рис. 2.3. Структуры: а) обычный МОП-транзистор и б) пьезотранзистор [24]

изменить распределение электрического заряда, чтобы контролировать проходящий через транзистор ток.

В полевом пьезоэлектрическом транзисторе действие затвора заменяется внешней силой. Измеряя проходящий ток, нанопьезодатчики могут обнаружить силу величиной в несколько нано- или пиконьютонов.

Другие нанопьезосенсоры позволяют определить давление крови в организме, которая течет через наноструктуры. Также электрический контакт, подсоединенный к наноразмерной нити из ZnO, представляет собой пьезодиод, ограничивающий движение тока в одном направлении.

Наноразмерный компонент логических схем и схем памяти с сенсорными свойствами, каким является пьезотранзистор, может стать основой многих интересных технических, химических и биологических проектов.

#### 2.2.4. Полевой транзистор на основе графеновой наноленты

Еще одна модификация полевого транзистора, полученная изменением механизма формирования проводящего канала, — полевой транзистор на основе графеновой наноленты.

Ученым удалось получить графеновые ленты шириной 10 нм. Такое ограничение главным образом отразилось на рабочей температуре транзистора — он работает при комнатной температуре. Ранние модели, представленные рядом лабораторий, функционировали только при температурах жидкого гелия (4 К, или – 268 °C).



**Рис. 2.4.** Полевой транзистор на основе графеновой наноленты [25]

Схематически полевой транзистор на основе графеновой наноленты представлен на рис. 2.4. Это первый пример такого транзистора. Палладиевые контакты (И, С) размещены на изолирующей поверхности диоксида кремния толщиной 10 нм. Под слоем SiO<sub>2</sub> расположен высокопроводящий кварцевый слой (З).

Полевые транзисторы — ключевой элемент компьютерных чипов, представляющий собой графеновую прослойку между двумя металлическими электродами. В зависимости от направления приложенного электрического поля плотность положительных и отрицательных за-

рядов внутри полупроводника может изменяться по-разному, и транзистор либо пропускает электрический ток, либо блокирует его. Таким образом осуществляется переключение тока и контроль над потоком данных.

#### 2.2.5. Полевой транзистор на основе графена

Повышение быстродействия компонентов СБИС — одна из важнейших задач, которые ставятся при их создании.

Графен — удивительный материал, который постоянно преподносит ученым сюрпризы. Монослои графита обладают такой же подвижностью носителей зарядов при комнатной температуре, как и углеродные нанотрубки, что крайне важно при создании различных электронных устройств. При этом из графена можно собирать микрочипы по отработанной годами планарной технологии, ныне используемой при создании микросхем на основе кремния. К тому же, благодаря двумерной структуре графена управляющий ток можно легко увеличить за счет изменения ширины проводящего канала.

Измерения, проведенные на полевых графеновых транзисторах с различной шириной затвора, показали, что для длины затвора  $L_{\rm G}$ , равной 150 нм, критическая частота составляет 26 ГГц, а сама зависимость частоты от ширины затвора представляет собой квадратичную гиперболу [26–30].

#### 2.2.6. Органический светоизлучающий полевой транзистор

Органические полупроводники широко применяются в различных приборах (элементах), содержащих орга-

нические тонкопленочные транзисторы (OTFTs), органические солнечные элементы, органические долговременные блоки памяти и органические светодиоды (LED). Структура амбиполярного органического тонкопленочного транзистора показана на рис. 2.5. Толщина окиси составляет 100 нм, а толщина активного слоя — 60 нм. Размеры истока и стока:  $x_u < 1$  мкм и  $x_c > 9$  мкм соответственно.



**Рис. 2.5.** Органический полевой транзистор [31]

#### 2.2.7. ДНК-транзистор

Новый подход в схемотехнике заключается в сочетании в компоненте неживой и живой форм.

ДНК-транзистор — это новое наноразмерное устройство, способное контролировать положение молекулы ДНК в нанопоре с точностью до одного нуклеотида. Возможно, такая структура совершит революцию в современной технологии секвенирования. Секвенирование биополимеров (белков и нуклеиновых кислот ДНК и РНК) — это определение их первичной аминокислотной или нуклеотидной последовательности (от англ. *sequence* — последовательность). В результате получается линейное символьное описание, которое представляет атомную структуру молекулы. Ученые из IBM Research и их коллеги из TJ Watson Research



Рис. 2.6. ДНК-транзистор [32]

Сепter предложили вариант ДНК-транзистора (рис. 2.6), с помощью которого будет производиться более эффективное секвенирование генома. ДНК-транзистор представляет собой длинную наноразмерную пору с рядом полупроводниковых и металлических добавок, внутри которой находится длинная молекула ДНК. Диаметр поры должен быть не слишком велик — всего несколько нанометров. Благодаря добавкам внутри ДНК-канала концентрируются заряды, сравнимые с зарядами одиночных электронов.

Из-за разности потенциалов между центральным и боковыми электродами формируется электростатическая ловушка, которая захватывает молекулу ДНК. Изменение частоты напряжения приводит к движению молекулы внутри поры с заданной точностью, в данном случае — с точностью до одного нуклеотида, чего ранее достичь не удавалось.

Секвенация ДНК отдельно взятого человека с помощью современной техники займет несколько месяцев и будет стоить миллионы долларов, что, естественно, не позволяет детально исследовать геном пациентов и на его основе лечить наследственные заболевания. Если же появится устройство быстрого секвенирования, то анализ ДНК может быть вполне обычной клинической процедурой, как, например, анализ крови. Естественно, подобная практика совершит революцию в медицине.

Новый метод, основанный на использовании ДНК-транзистора, для успешной секвенации потребует в 100 млн раз меньше исходного вещества (ДНК) и займет гораздо меньше времени. Но самое главное — нанопоры для ДНК-транзисторов можно изготовлять в больших количествах с помощью современных методов микроэлектронного производства. Протягивать сквозь нанопору можно будет не только молекулы ДНК, но и другие биомолекулы с целью, например, изучения их морфологии и механических свойств. Сейчас ученые работают над изготовлением первого прототипа дискретного секвенатора на основе ДНК-транзистора.

#### 2.3. Поиск альтернативных макросхем

Философий построения интеллектуальных макросхем, порожденных новыми исходными материалами, физическими эффектами и строящими их компонентами, может быть бесконечное множество. Критериями жизнеспособности этих философий являются:

1) способность компонентов интегрироваться в макросхемы (технологическая возможность реализации макросистем); 2) безошибочная работа макросхем на основе новых компонентов в системе заданных ограничений (надежность).

Новые возможности в электронике открывают углеродные наносети. Исследователи выяснили, что сети из случайно расположенных углеродных нанотрубок (рис. 2.7) могут выполнять разнообразные элементарные функции, лежащие в основе электронных цепей [33].



Последние открытия в области химии позволили специалистам создавать сети, обладающие проводящими свойствами металлов или характеристиками полупроводников.

Возможно, недалек тот день, когда в электронных устройствах будет использоваться один-единственный материал с широким спектром функций.

Устройства на основе углерода достаточно просты в изготовлении. Растворяя нанотрубки в органических растворителях и нанося полученный раствор на специальную подложку, например на гибкий лист пластмассы, инженеры могут формировать тонкие слои различных веществ или же послойно наносить необходимые материалы поверх других слоев, имеющих иные электронные функции, например на вещества, которые под действием напряжения излучают свет.

#### 2.3.1. Создание наноструктуры с помощью ДНК

Команда ученых под руководством Олега Ганга из Национальной лаборатории Брукхэвена «прикрепила» к молекуле ДНК наночастицы золота. Они сформировали трехмерную наноструктуру из золотых наночастиц, обладающую кристаллической симметрией (рис. 2.8). При этом молекулы ДНК играли роль лесов, на которых располагались строительные блоки.



Рис. 2.8. Наночастицы собираются на ДНК-лесах [34]

Частицы золота размером 10 нм присоединялись к цепям ДНК, и, как только молекула встречала комплементарный участок с такой же частицей на конце, формировалась пара строительных блоков. В итоге была получена трехмерная сетка из наночастиц. Для удаления фрагментов ДНК и получения завершенной золотой наноструктуры эту сетку нагрели.

#### 2.3.2. Нейроны и кремниевая электроника

В рамках проекта NACHIP исследователи планомерно идут к удивительной цели — взаимодействию компьютера с набором живых клеток (индивидуально), что позволяет не только получать от них информацию, но и влиять на работу генов в этих клетках [35].

Самое примечательное в проекте NACHIP — его отличие от предшествующих работ. Предложен «двусторонний подход» для решения проблемы тесного и эффективного взаимодействия «живых» нейронов и электроники (рис. 2.9). Должна ли электроника стать более «живой», чтобы работать с нейронами, или нейроны нужно менять, чтобы «научить» их хорошо взаимодействовать с чипами?

А зачем выбирать? Нужно сделать и то, и другое. Так авторы проекта и поступили. С одной стороны, они использовали методы генной инженерии, чтобы подкорректировать строение нейронов, сделав их более «общительными», а с другой — современные методы микроэлектроники, которые позволили максимально адаптировать чип к нейронам.

Ионный поток в клетке превращает ее в составную часть полевого транзистора, позволяя влиять на работу электронного устройства (опыт Петера Фромхерца, фото с сайта www.biochem.mpg.de). Из движения навстречу друг другу этих подходов получилось вот что. Специальный чип с поперечником размером в 1 мм содержит 16 384 транзистора и сотни конденсаторов. Когда на него «высаживаются» нервные клетки, транзисторы получают от них сигналы, а конденсаторы под управлением транзисторов посылают сигналы от электроники нейронам.

С точки зрения физики, взаимодействие нейронов и схемы происходит благодаря прохождению ионов натрия через клеточную мембрану, что меняет ее локальный заряд, на который реагирует транзистор.



Рис. 2.9. Один нейрон на микросхеме [81]

В свою очередь, управляемый электроникой заряд на конденсаторе влияет на ионный ток, проходящий через мембрану, таким образом, «заставляя» нейрон реагировать на «запрос» извне. Ученые сначала работали с нейронами улитки как с относительно крупными и простыми, а потом — с более сложными крысиными нейронами. Методами генной инженерии они модифицировали нейроны животных, увеличив в их оболочках число ионных каналов и повысив их активность.

Сам чип также был усовершенствован: его покрыли белками, которые в мозге связывают нейроны вместе (своего рода клей) и активируют в них ионные каналы. В чипе были использованы транзисторы с меньшим шумом, участки для возбуждения нейронов и соседние с ними транзисторы были уменьшены до расстояния в несколько микронов, чтобы можно было посылать импульс и получать отклик только от одного нейрона.

Тесное взаимодействие нервных клеток и электронной схемы позволяет исследователям планировать следующий шаг: заставить сигналы чипа влиять на нейрон так, чтобы в нем «включался» новый ген. Чип создан, его будут использовать за счет «включения» и «отключения» генов.
После опытов с нейронами животных ученые намерены перейти и к опытам с человеческими нейронами. Между прочим, задача совмещения миниатюрной электроники с нервными клетками в организме (а не в лабораторных условиях) уже в том или ином виде решена.

Итак, на горизонте вырисовывается коррекция работы генов в живом организме с помощью компьютера. Еще один штрих к будущему Homo Electronics?

### 2.3.3. Самособирающийся чип

В работе [36] описывается метод самосборки мономолекулярного слоя полупроводниковых молекул на поверхности диоксида кремния. Параметрами электропроводности такого слоя можно управлять так же, как и в полевых транзисторах.

Чтобы создать такое устройство, достаточно взять стандартную кремниевую пластину, покрыть ее слоем диэлектрика (оксидом кремния) и разместить золотые электроды для каждого элемента цепи стандартными методами литографии. После этого пластину помещают в раствор органических молекул, которые сами выстраиваются на поверхности диэлектрика в плотный слой толщиной в одну молекулу и постепенно «прилипают» к поверхности за счет поликонденсации (рис. 2.10).

Работы по развитию методов самосборки микросхем ведутся с 70-х годов XX столетия, однако до сих пор не удавалось получить не то что микросхемы, но даже ключевой элемент подобных электрических цепей — полевой транзистор на основе полупроводникового монослоя.

Здесь следует четко понимать отличие от органических полупроводниковых микросхем, получаемых методом трафаретной печати или микропечати. Эта технология стала уже стандартной, она позволяет получать слой толщиной порядка одного микрометра. Полупроводниковые монослои состоят из слоя толщиной в одну молекулу на



Рис. 2.10. Изображение микросхемы, полученной путем самосборки на подложке из оксида кремния [36]

поверхности подложки; их толщина в сотни раз меньше, чем при трафаретной печати, и не превышает нескольких нанометров. Идея мономолекулярных самособирающихся микросхем понятна.

По замыслу ученых, органические молекулы монослоя должны быть прочно связаны между собой для обеспечения хорошего электронного транспорта — проще говоря, для проводимости только на уровне отдельных электронов. Ковалентное связывание здесь не подходит, так как оно не обеспечивает передачу электронов от одного элемента цепи к другому. Молекулы полупроводников, представляющие собой полигетероароматические цепочки, должны сцепляться за счет  $\pi$ - $\pi$ -связывания — межмолекулярного взаимодействия электронов, распределенных между атомами ароматического кольца.

Кроме того, полупроводниковые молекулы должны быть прочно закреплены на диэлектрической подложке, под которой расположен электрод затвора, управляющего электрическими параметрами каждого крохотного полевого транзистора. Эти принципы долгое время не удавалось реализовать. Слои полупроводниковых молекул не проводили электрический ток, не реагировали на изменение запирающего напряжения электрода затвора, и только очень короткие, субмикронные участки монослоев полупроводниковых органических молекул демонстрировали небольшую проводимость.

Чтобы получить слой с хорошей проводимостью, пришлось увеличить плотность молекул полупроводника в монослое, а также уменьшить количество дефектов, неизбежно возникающих при самосборке.

### 2.3.4. Биочипы

Использование биочипов перспективно в разных направлениях и, прежде всего, для выявления генов, реагирующих на негативное (стрессовое) воздействие окружающей среды и осуществляющих защитные функции в организме. Применение биочипов позволяет оперативно выявлять бактерии и вирусы, определять индивидуальные генетические особенности пациента, определяющие предрасположенность к наследственным и онкологическим заболеваниям.

Современная экспериментальная техника позволяет создать матрицу-биочип, с помощью которой можно получить данные о функциональной активности многих (если не всех) генов организма. Технология получения биочипов разработана в Институте молекулярной биологии им. В.А. Энгельгардта под руководством академика А.Д. Мирзабекова.

При создании биочипа на специальную стеклянную подложку с помощью роботов наносят образцы молекулы ДНК, которые представляют собой либо отдельные гены, либо молекулы ДНК, полученные в результате полимеразной цепной реакции.

Для проведения анализа образец (например, взятая кровь) проходит предварительную обработку, включающую использование люминесцентных меток в молекулах ДНК или РНК, а затем наносится на биочип, помещенный в специальную микрокамеру. По характеру свечения прибор-анализатор определяет количество характерных последовательностей ДНК, РНК или набора белков в исследуемом образце [37].

Биочип работает следующим образом: как только вирус попадает на соответствующее ему антитело, проводимость отдельной наноструны изменяется, и, соответственно, изменяется состояние транзистора (рис. 2.11). Это изменение определяет дальнейшие логические цепи, которые в зависимости от номера нанотранзистора (1, 2...) сигнализируют о наличии определенного вируса. Схема может определять до 100 различных вирусов. Высокий коэффициент усиления нанотранзисторов и их чувствительность к присоединению вирусов позволяют сделать вывод, что биочип может обнаружить отдельные органические молекулы.



**Рис. 2.11.** Схема работы биочипа (1 и 2 — нанотранзисторы с различными антителами)

Исследователи из Гарвардского университета продолжают исследования в этом направлении, чтобы добиться определения нескольких типов вирусов или биомолекул одновременно. Ученые из Корнелла во главе с Крэйгхедом занимаются теми же исследованиями — строят аналогичные биочипы [37].

### 2.4. Поиск альтернативного компьютера

#### 2.4.1. Квантовый компьютер

Основная ячейка квантового компьютера — квантовый бит, или, сокращенно, кубит (q-бит). Это квантовая частица, имеющая два базовых состояния, которые обозначаются 0 и 1. Двум значениям кубита могут соответствовать, например, основное и возбужденное состояния атома, направления вверх и вниз спина атомного ядра, направление тока в сверхпроводящем кольце, два возможных положения электрона в полупроводнике и т. п.

**D-Wave Orion: первый квантовый компьютер.** В 2007 году компания D-Wave Orion собрала 16-кубитовый квантовый компьютер, который основатель и генеральный технический директор этой компании Джорди Роуз назвал самым мощным квантовым компьютером из когда-либо построенных и первым, позволяющим запускать коммерчески значимые приложения [38]. Теперь компьютер стал 28-кубитовым, он умеет распознавать фотографии известных достопримечательностей.

Все это намного превосходит большинство других разработок квантовых компьютеров, причем в D-Wave смогли создать компьютер, используя совокупность технологий производства полупроводников в лабораторных условиях и на промышленных предприятиях, не прибегая к помощи оптических схем, квантовых точек, сдерживания лазера или других «экзотических» технологий.

Сотрудники D-Wave работают и над другой частью проблемы, а именно: над инструментами программирования для создания приложений, способных получить преимущество от возможностей квантовых вычислений.

Квантовый процессор D-Wave зафиксирован в нижней части блока фильтрации и заморозки; вся структура погружается в жидкий гелий, охлажденный до 3 К, а затем блок охлаждения снижает температуру чипа до 10 мК.

Материал, который использован в квантовом чипе D-Wave, — ниобий; если его охладить до достаточно низкой температуры, то он становится сверхпроводником. Когда обычный металл проводит электрический ток, электроны, носители электрического заряда, сталкиваются с неидеальной кристаллической структурой металла, в результате чего появляется сопротивление. Когда охлаждается сверхпроводящий металл подобно ниобию, электроны металла формируют куперовские пары, где движение одного электрона соответствует равному, но противоположно направленному движению спаренного электрона, что предотвращает электроны от столкновений с неидеальной кристаллической структурой и появления сопротивления. Иначе говоря, электроны могут свободно протекать, не нуждаясь в дополнительной энергии. Когда куперовские пары входят в область переходов Джозефсона на чипе (состоящие из двух сегментов сверхпроводящего ниобия, связанных слабым изолирующим барьером), их можно представить как электроноподобные квазичастицы, которые могут туннелировать через изолятор в переходе, эффективно проводя через него ток.

Ниобий расположен в форме спиралей (рис. 2.12), через которые ток может протекать по часовой стрелке, против нее или смешанно (в обоих направлениях), что соответствует 0 и 1 или в суперпозиции двух значений в квантовом бите информации (кубите), на которых базируются квантовые вычисления.



Рис. 2.12. РЭМ-изображение ниобиевых спиралей на чипе Leda

Чип представляет собой совокупность металлических дорожек на кремниевой подложке. Обратим внимание, что такая подложка используется в любом процессе полупроводниковой технологии, но в данном случае сверху на ней были расположены слои металла, разделенные изолятором. Таким образом, чип стал полностью металлическим магнитным устройством, в котором вся информация хранится в виде направлений течения тока по металлическим петлям и переходам.

В отличие от других технологий квантовых вычислений D-Wave использует стандартные методы полупроводникового производства.

Создание квантовых компьютеров — важнейшая задача современной физики, поскольку создание работоспособного квантового вычислительного устройства позволит решать ряд специфических задач намного быстрее, чем с помощью традиционных компьютеров.

Фуллерены как компоненты квантового компьютера. Разработка компонентной базы квантовых компьютеров является для современной физики сложнейшей задачей. На данный момент ученые высказали целый ряд предложений по реализации квантовых компьютеров, в том числе и путем манипуляции электронными спинами. Немало надежд



Рис. 2.13. Фуллерены как компоненты квантового компьютера

возлагается на фуллерены, каркасные молекулы из атомов углерода. Наиболее распространенным среди них является фуллерен  $C_{60}$  — сфера, составленная из шестидесяти атомов углерода (рис. 2.13, *a*). Новая идея принадлежит профессору Гарри Дорну, предложившему использовать фуллерен  $C_{80}$ , внутри которого находится два иона иттрия, редкоземельного металла (рис. 2.13, *б*). Наибольший интерес представляет тот факт, что при замене одного атома углерода на атом азота заряд может переходить к атомам иттрия. В данном случае образуется пара с одноэлектронной связью, обладающей уникальными спиновыми свойствами, которыми ученые могут относительно легко манипулировать.

Ученые надеются, что описанный феномен приведет к новым разработкам в области медицины, спинтроники, молекулярной электроники, а также компьютеров будущего. Вполне возможным выглядит создание на основе фуллеренов устройств хранения информации с наиболее высокой плотностью размещения данных.

Не менее перспективной представляется возможность замещения в молекуле фуллерена атома азота на атом бора, что приводит не к появлению «лишнего» электрона, а к его недостатку. По всей видимости, подобные соединения можно использовать в качестве основного компонента полупроводниковой структуры. О методике создания молекулы фуллерена, в которой атом углерода заменен на атом азота или бора, можно прочитать в статье, опубликованной в журнале Американского химического общества (JACS) [39].

**Троичная логика для квантового компьютера.** Развитие направления создания квантовых компьютеров неизбежно, даже если уже существующие технологии сохранят господствующие позиции. Однако группа исследователей под руководством Б.П. Ланьона из Квинслендского университета предложила новую методику для ускоренного развития квантовых компьютеров с использованием хорошо исследованной области троичных вычислений [39].

Аналогом бита в квантовом компьютере является «кубит». Данные, сохраненные традиционными компьютерами в троичной системе, называются «тритами»; их квантовый эквивалент носит название «кутрит». Подлинное новаторство метода Ланьона в том, что, используя в универсальных квантовых вентилях кутриты вместо кубитов, исследователи могут существенно снизить количество необходимых вентилей.

Ланьон утверждает, что компьютер, содержащий 50 традиционных квантовых вентилей, сможет обойтись всего девятью, если в нем будет реализовано троичное представление информации.

К сожалению, существующие квантовые системы пока не способны обеспечить надежные вычисления, так как они либо недостаточно управляемы, либо слишком подвержены влиянию шумов. Классический предел точности традиционных квантовых вычислительных систем составляет 86–89% [39]. Однако физических запретов на построение эффективного квантового компьютера не существует. Требуется лишь преодолеть технологические трудности.

#### 2.4.2. Молекулярный биокомпьютер

Методы построения молекулярных биологических компьютеров различны. Принципиальным является, какие схемотехнические решения в них заложены: аналоги твердотельных компьютеров или живых систем, а также способы представления и передачи информации.

В эксперименте, описанном в [40], скорее «биосхема», чем биокомпьютер, представляет собой генную сеть, способную выполнять логическую функцию. Система информации является двоичной, логика положительной, логическая единица кодируется наличием люминесцентных меток в молекуле белка, логический ноль — его отсутствием. Реализация логических функций (имитация работы процессора) осуществляется за счет химических реакций.

К сожалению, реакция таких схем (реализация логики) является медленной (несколько часов), и использование их для создания новых компьютеров или суперкомпьютеров является сомнительным. Однако они могут найти применение в качестве анализаторов в будущих системах медицинской диагностики (наносенсоры).

## 2.5. Проблемы научного поиска новой элементной базы

Поиски элементной базы, основного компонента, типа компьютера идут на стыке нескольких наук: физики, химии, биологии. Изыскания подчас ведутся на интуитивном уровне [42–83]. Необходимо объединяющее эти науки начало — математика, способная находить оптимальные решения, выявлять скрытые возможности и недостатки существующих и новых проектов. В связи с большой размерностью решаемых задач нам не обойтись без компьютерного моделирования.

### 2.6. Поиск оптимальной схемотехники для твердотельных СБИС

### 2.6.1. Концептуально новая схемотехника вычислительных 3D наносистем: переходная схемотехника

Появление новых компонентов и проведение экспериментов в области компьютерного синтеза показывают, что транзисторная схемотехника, являющаяся основой современных компьютеров и схем управления, не является оптимальной. Все очевиднее становится необходимость отказа от привычного матричного, вентильного и транзисторного подходов к проектированию в пользу переходной схемотехники, в большей степени приближенной к физико-химической природе вещества.

В работах [15, 84, 85] предлагается новая концепция, новый подход к пониманию и освоению свойств 3D СБИС. В качестве минимального объекта для синтеза элементов логической 3D наносхемотехники предлагается рассматривать не транзистор, а физический переход между материалами с различными свойствами (кремний *n*- и *p*-типа, углерод, оксиды, металлы, полимеры и т. д.).

Для данной схемотехники разработано программное обеспечение, позволяющее синтезировать новые 3D интегральные структуры, визуализировать их как снаружи, так и изнутри, что дает возможность исследователю «облетать» трехмерную структуру вокруг, «совершать экскурсии» внутрь интеллектуального кристалла, «гулять» по его закоулкам.

Настоящая книга посвящена развитию концепции переходной схемотехники, ее использованию в проектировании и производстве 3D СБИС с максимальной информационной плотностью.

### Глава З

### ПЕРЕХОДНАЯ 3D НАНОСХЕМОТЕХНИКА – НОВАЯ КОМПОНЕНТНАЯ КОНЦЕПЦИЯ И НОВОЕ КАЧЕСТВО В СОЗДАНИИ ТРЕХМЕРНЫХ ИНТЕГРАЛЬНЫХ СХЕМ

### 3.1. Закон Мура достигает своего предела

Гордон Мур, сооснователь фирмы Intel, уже в 1965 году заметил, что емкость микросхем удваивается каждые полтора года (рис. 3.1). Этот «закон» сейчас подвергается сомнению из-за действия человеческого фактора. В то время, как число транзисторов на кристалле ежегодно увеличивается на 50%, производительность труда конструкторов микросхем увеличивается всего лишь на 20% в год.



Рис. 3.1. График изменения числа транзисторов на кристалле (первый закон Мура)

Промышленность пыталась противодействовать этой тенденции, постепенно увеличивая размер конструкторских рабочих групп, которые сегодня насчитывают 250–300 человек. К сожалению, при такой численности они становятся трудно управляемыми.

Неограниченный рост степени интеграции невозможен, так как это противоречит второму закону Мура, согласно которому уменьшение размеров структур влечет за собой увеличение стоимости производственного процесса. Эта проблема диктует необходимость поиска качественно нового решения для создания сверхбольших интегральных схем, благодаря этому законы Мура возможно скорректировать.

Закон Мура действует в рамках планарно-транзисторной концепции создания интегральных схем. Но точно так же, как в случае городов, когда под строительство зданий не хватало площадей, они начинали «расти» вверх, интегральные схемы сейчас вынуждены обретать третье измерение. Кроме того, транзисторная схемотехника, являющаяся основой элементной базы СБИС на протяжении всех последних лет, избыточна, то есть сам принцип построения макросистем, которыми являются СБИС, не оптимален.

### 3.2. Основные понятия и определения

В данном разделе мы обсудим проблемы построения интеллектуальных макросистем твердотельной микро- и наноэлектроники. Как область знаний твердотельная наносхемотехника изучает схемы и методы построения макросхем (СБИС) для компьютеров и схем управления будущего.

Современная схемотехника — транзисторная. Ее минимальные объекты (компоненты) — транзисторы, из которых осуществляется синтез макросхем.



**Рис. 3.2.** Биполярный транзистор: *a*) интегральная структура в эпитаксиально-планарной технологии, *б*) модель структуры (*a*) в переходной схемотехнике, *в*) обобщенная модель биполярного транзистора

С физической точки зрения, структура транзистора достаточно сложна, она является схемой (с точки зрения математики) и описывается с помощью компонентов другой схемотехники — переходной (рис. 3.2, б, в, 3.3, б, в), компонентами которой являются материалы и переходы (физические, энергетические) между ними.

На рисунке 3.2, *а* представлен один из вариантов физической реализации биполярного транзистора *n*-*p*-*n*-типа в кремнии. Он состоит не только из рабочих областей:

- эмиттера;
- базы;
- коллектора;

которые составляют суть самого биполярного транзистора (рис. 3.2, e) как переключательного (имеющего два состояния: «открыт», «закрыт») элемента, но и из дополнительных вспомогательных частей (рис. 3.2, a,  $\delta$ ):

- *p*-подложки, содержащей сам транзистор;
- изолирующих транзистор *p*<sup>+</sup>-областей;
- области подколлекторного контакта *n*<sup>+</sup>-типа;
- низкоомной подтранзисторной *n*<sup>+</sup>-области, уменьшающей сопротивление тела коллектора для снижения напряжения логического нуля, что приводит к увеличению помехоустойчивости транзисторных схем;
- толстого поверхностного диэлектрика для изоляции структуры транзистора от токоведущих дорожек и влияния внешних полей.

Таким образом, из восьми материальных областей с различными физическими свойствами, реализующих планарный биполярный транзистор, рабочих областей только три.

Если говорить об эффективности реализации биполярного транзисторного эффекта в транзисторной схемотехнике, то она равна  $(3/8) \cdot 100\% = 37,5\%$ , то есть 62,5% от реализации является необходимым балластом, увеличивающим мощность потребления и ухудшающим быстродействие переключения транзистора.

У *п*-канального МОП-транзистора, лидера современной твердотельной электроники и схемотехники (рис. 3.3), рабочих областей четыре — на одну больше, чем у биполярного транзистора:

- *p*<sup>-</sup>-подложка, в которой формируется проводящий канал;
- исток (n<sup>+</sup>);
- сток (*n*<sup>+</sup>);
- тонкий слой диэлектрика (Д), формирующий область затвора и обеспечивающий барьерную функцию переключательного компонента.

В принципе МОП-транзистор может и не содержать больше никаких вспомогательных областей, то есть эффективность его реализации может быть равна 100%.



Рис. 3.3. МОП-транзистор: *a*) интегральная структура в ЭПТ, *б*) модель структуры (*a*) в переходной схемотехнике, *в*) обобщенная модель МОП-транзистора

Однако для улучшения его технических параметров используют вспомогательные области (рис. 3.3, *a*), снижающие коэффициент реализации МОП-транзистора до  $(4/8) \cdot 100\% = 50\%$ . Хотя этот параметр выше, чем у биполярного транзистора, но, как и у биполярного транзистора, на реализацию переключательной функции использовано 8-мь областей.

На основании вышесказанного можно сделать следующие выводы:

1) структуры обоих типов транзисторов (биполярного и МОП), используемые при создании твердотельных макросхем (процессоров и схем памяти), являются избыточными, то есть нуждаются в оптимизации на уровне построения макросхем;

2) компоненты транзисторной схемотехники, очевидно, являются схемами другой более подробной схемотехники, что вызывает необходимость изменения компонентной концепции построения интеллектуальных схем (схем логики и памяти) вычислительных и управляющих систем новых поколений.

### 3.3. Принципиальная особенность новой концепции

Принципиальная особенность предлагаемой концепции твердотельной переходной схемотехники состоит в том, что компонентами (минимальными строительными элементами, «кирпичиками» системы) являются не транзисторы, а их составные части:

- материальные области (атомы, частицы и т. п. для других типов переходной схемотехники, которые будут обсуждаться в главе 24);
- физический (энергетический) переход между материалами (атомами, частицами) с различными свойствами.

Схемами переходной схемотехники являются функциональные графы. Компонентом («кирпичиком») разработанной [15, 84, 85] переходной схемотехники является физический переход между материалами с различными свойствами в «неживых» системах (например, полупроводниковые системы) и химическими связями в органических молекулах («живых» системах). Математические модели интеллектуальных элементов в переходной схемотехнике содержат минимальное количество переходов и физических областей с различными свойствами (для СБИС).

Многие математические модели 3D ИС, разработанные в переходной схемотехнике, «совпадают» по структуре с моделями органических молекул, имеющими те же логические функции. Это говорит о некотором подобии кремниевой и углеродной схемотехник (описание молекул в органической химии похоже на описание кремниевых переходных схем). Для описания математических моделей, синтеза новых моделей и генерации 3D структур по математическим моделям используются функциональные графы. Примерами переходов могут служить p-n-переходы, переходы между прозрачными и непрозрачными слоями в оптоэлектронных элементах, мембраны в биологических элементах и т. д. Графовые модели интегральных элементов могут представлять собой «деревья», содержать циклы. При их построении используются как древовидные, так и циклические схемы.

Полупроводник-диод-транзистор — инжекционный инвертор это цепь открытий и изобретений, давших три последних поколения вычислительных машин. Это всего лишь начальные элементы таблицы оптимальных математических моделей элементов переходной (в частности *p*-*n*-) схемотехники.

### 3.4. Этапы разработки наноструктур переходных элементов

Создание системы базовых элементов твердотельной переходной наносхемотехники можно представить в виде четырех основных этапов:

- синтез оптимальной абстрактной математической модели размерностью N;
- генерация моделей структуры по абстрактной математической модели размерностью *N* синтез множества структурных формул;
- пространственная (2D и 3D) реализация структурных формул в конкретные интегральные структуры;
- компьютерное моделирование физических процессов для полученных интегральных структур; формирование базы данных, включающей математические модели, интегральные 3D структуры и данные моделирования работоспособности структуры.

Как будет показано далее, по ряду показателей биполярная переходная схемотехника значительно превосходит биполярную транзисторную схемотехнику, а по сумме показателей превосходит даже транзисторную КМОП-схемотехнику.

### 3.5. Пути дальнейшего развития переходной схемотехники

Развитие полупроводниковой переходной схемотехники потребует

- разработки новых технологий производства, нацеленных на создание многослойных полупроводниковых структур с вертикальной и горизонтальной диэлектрической изоляцией;
- математического и компьютерного моделирования элементов переходной схемотехники размерностью более 4, причем не только на уровне эквивалентных схем и моделей, но также на уровне физической структуры.

## 3.6. Интересные совпадения в переходной кремниевой и углеродной схемотехниках

Заслуживают внимания некоторые совпадения структур и свойств, казалось бы, совершенно различных переходных схемотехник [84, 85]. Приведем лишь один пример. При синтезе кремниевого биполярного RS-триггера в кремниевой p-n-схемотехнике была получена p-n-математическая модель, похожая по структуре и связям на бензольное кольцо, которое в органических молекулах обладает функцией хранения бита информации.

На рисунке 3.4, *а* представлен синтез из таких моделей кремниевого переходного регистра, по структуре напоминающего структуру ДНК (рис. 3.4, *б*): на двух общих шинах «смонтированы» шестигранные модели (ячейки памяти) с дополнительными моделями логического управления.

В главе 16, посвященной регистрам, будет рассмотрена физическая реализация ячейки регистра в переходной схемотехнике в виде кремниевой четырехслойной наноструктуры.

Если рассматривать органические молекулы, то это, по сути, те же схемы переходной органической схемотехники (рис. 3.5). Только в качестве материала выступают атомы, а в качестве перехода — химическая (валентная) связь между ними (энергетический барьер). Если в модели, представленной частью молекулы бетакаротина (рис. 3.5) атомы С и Н заменить на подходящие полупроводники, мы получим схему *RS*-триггера, управляемого логическими схемами, что является частью некоторой схемы памяти.



**Рис. 3.4.** Модели (схемы) переходных схемотехник: *a*) уравнение синтеза и математическая модель регистра в *p*-*n*-схемотехнике, *б*) структура ДНК

Таким образом, занимаясь исследованиями в данной области, синтезом компьютерных схем, их математическим и компьютерным моделированием, мы не только пытаемся оптимизировать уровень технического развития, но и находим закономерности, которые вызывают большой интерес, связанный с единством законов построения интеллектуальных систем в различных физических формах.



**Рис. 3.5.** Часть молекулы бетакаротина (ячейка памяти, управляемая логическими схемами в углеродной переходной схемотехнике)

### Глава 4

### ТЕОРЕТИЧЕСКИЕ ОСНОВЫ ПЕРЕХОДНОЙ СХЕМОТЕХНИКИ

### 4.1. Математическая модель элемента переходной схемотехники

Математической моделью функционально-интегрированного элемента (ФИЭ) является неориентированный граф:

$$G(X, A, \Gamma),$$

где  $X = (x_1, x_2, ... x_N)$  — множество вершин;

 $A = (a_1, a_2, ...a_M)$  — множество ребер.

Предикат  $\Gamma$  является трехместным предикатом и описывается логическим выражением  $\Gamma(x_i, a_k, x_j)$ , которое означает, что ребро  $a_k$  соединяет вершины  $x_i$  и  $x_j$ .

Элементу множества вершин *x<sub>i</sub>* соответствует часть интегральной структуры:

$$x_i = T_i^{F_i},$$

в которой  $T_i$  определяет качественный состав части интегральной структуры;  $F_i$  — элемент функционального множества.

Множество

$$T = \{T_t, T_h \dots\}$$

состоит из подмножеств:

T<sub>t</sub> — подмножество материалов твердотельной схемотехники;

*T<sub>b</sub>* — подмножество атомов биосхемотехники.

Подмножеству  $T_t$ соответствует множество материалов с различными свойствами:

$$T_t = \{T_t\} (i = 1, ..., n) = (p, n, p^+, n^+, ..., SiO_2, ..., Al, Ga ...) = S \cup D \cup M,$$

где *p* — полупроводниковая область *p*-типа;

*п* — полупроводниковая область *n*-типа;

SiO<sub>2</sub> — область диоксида кремния;

Al — область алюминия;

Ga — область галия;

S — подмножество областей полупроводников;

*D* — подмножество областей диэлектриков;

М — подмножество проводников.

Функциональное множество

$$F = F_c \cup F_p$$

состоит из двух подмножеств:

$$F_c = \{F_{Ci}\} = (E_1, ..., E_{k1}, I_1, ..., I_{k2}, \varphi_1, ..., \varphi_{k3} ...),$$

то есть подмножества управляющих (control) воздействий в виде напряжения  $E_i$ , тока  $I_i$ , света  $\varphi_k$  и

$$F_p = \{F_{p_i}\} = (in_1, ..., in_m, out_1, ..., out_n),$$

которые являются подмножествами назначения (purpose), задающего входные (input) и выходные (output) функции областям из множества T, по отношению к которым определяются передаточные характеристики элементов, определяющие их работоспособность; n — число областей интегральной структуры.

Элементам множества ребер  $a_i$ ,  $a_k$  соответствуют переходы между различными частями интегральной структуры, выполняющие определенные функции, причем существуют  $x_i$ ,  $x_j$  ( $x_i \neq x_j$ ) &  $\Gamma(x_i, a_k, x_j)$  &  $\Gamma(x_j, a_k, x_i)$ .

Примерами переходов твердотельной схемотехники (графов размерностью *N* = 2) являются:

1)  $S_i - S_j$  — переход между полупроводниками, например переход между полупроводниками *p*- и *n*-типа, выполняющий диодную функцию, именно этот переход является основным компонентом переходной твердотельной схемотехники;

2)  $S_i - D_j$  — переход между полупроводником и диэлектриком;

3)  $S_i - \dot{M_j}$  — переход между полупроводником и металлом (диод Шоттки);

4) материал<sub>1</sub>-материал<sub>2</sub> — переходы между прозрачными и непрозрачными слоями в оптоэлектронных элементах, мембраны в биологических элементах и т. д., которые в общем виде можно описать как переход.

Аналогично этому в биосистемах [86] простая группа R—Z, сочетание из двух атомов элементов-органогенов (C, N, O, P, S), содержащее о-связь, является системой компонентов биосхемотехники.

Цифровые макросхемы твердотельной электроники синтезируются на базе биполярных и МОП-транзисторов, обобщенные модели которых в переходной схемотехнике представлены в таблице 4.1.

### Модели транзисторов в твердотельной переходной схемотехнике

Тип транзистора	Обобщенная модель схемы в твердотельной переходной схемотехнике
Биполярный транзистор <i>n–p–n-</i> типа	n-p-n
Биполярный транзистор <i>p–n–p-</i> типа	p-n-p
<i>п</i> -Канальный МОП-транзистор	n-p-n   D
<i>р</i> -Канальный МОП-транзистор	$ \begin{array}{c} p-n-p\\ \\ D \end{array} $

Таблица 4.2

### Модели структур (групп) размерностью *N* = 2 и *N* = 3 в биосхемотехнике

Простые группы ( <i>N</i> = 2)	Резонансные группы ( <i>N</i> = 3)			
C—C	C—C=C			
C—N	C—C=N	N—C=N		
C—0	C—C=0	N-C=O	0—C=0	
C—S	C—C=S	N—C=S	O—C=S	
-	C-P=O	N—P=O	0—P=0	
S—S	C—S=O	N-S=0	0—S=0	

В биосистемах [86] резонансной группой называется сочетание трех атомов элементов-органогенов, содержащее две σ- и одну π-связь, способную к перемещению, резонансу:

$$Q \rightarrow R = X \longleftrightarrow Q \rightarrow R = X$$

Таблица 4.2 отражает результат отбора биомолекул (N = 2 и N = 3), которые можно использовать в биоструктурах. Предполагается, что для формирования биоструктур необходим ограниченный набор сочетаний элементов с определенными особенностями.

Переходы ( <i>N</i> = 2) Биполярные транзисто ( <i>N</i> = 3)		МОП-транзисторы N = 4
p–n		
n–D	p-n-p	p-n-p
p–D	n-p-n	n – p – n   D

### Модели переходов биполярных и МОП-транзисторов

Классификация, приведенная в таблице 4.2, может быть полезна для целей молекулярной электроники, так как позволяет осуществлять первичную оценку пригодности молекул для построения соответствующей элементной базы. Классификация, приведенная в таблице 4.3, показывает компоненты для переходной (N = 2) и транзисторных (N = 3 и N = 4) твердотельных схемотехник. Математические (графовые) модели интегральных элементов могут представлять собой деревья, а также содержать циклы. Полупроводник (N = 1), диод (N = 2), транзисторы (N = 3 и N = 4), инжекционный инвертор (N = 4) — цепь открытий и изобретений, давших три последних поколения вычислительных машин, всего лишь начальные элементы системы оптимальных математических моделей элементов твердотельной переходной (p-n) схемотехники.

### 4.2. Основы твердотельной переходной схемотехники

Модель материала (атома, частицы) — это граф размерностью N = 1, то есть граф, содержащий лишь одну вершину.

В таблице 4.4 показано представление материала в переходной схемотехнике в виде математической модели структуры, структурной формулы (модели, определяющей структуру в пространстве), 2D и 3D моделей интегральных структур [N = 1 -размерность математической модели, или число вершин графа модели, или число различных областей (атомов, частиц)].

### Представление области (материала) в переходной схемотехнике (*N* = 1)

Математическая модель структуры	Структурная формула (представление в пространстве)	2D модель структуры	3D модель структуры
• p(n)	p(n)	p(n)	

### Таблица 4.5

### Переход (N = 2), созданный внутри области (материала)

Математическая модель структуры	атематическая модель формула структуры (представление в пространстве)		3D модель структуры
<b>0</b> — <b>0</b> p → n	р→n или A(p, n)	p	

#### Таблица 4.6

### Переход (N = 2), созданный на поверхности материала

Математическая модель структуры	Структурная формула (представление в пространстве)	2D модель структуры	3D модель структуры
<b>9</b> — <b>9</b> p → n	р⇒п или C(p, n)	<u>п</u> р	

В таблице 4.5 показан переход, созданный внутри материала, в переходной схемотехнике в виде математической модели, структурной формулы, 2D и 3D моделей интегральных структур (N = 2). Ребро графа со свойством A соответствует *внутреннему переходу*, то есть физической границе между областями, одна из которой находится внутри другой.

В таблице 4.6 показан переход, созданный на поверхности материала в переходной схемотехнике в виде математической модели, структурной формулы, 2D и 3D моделей интегральных структур (N = 2).

Ребро графа со свойством C соответствует *поверхностному перехо*- $\partial y$ , физической границе между соприкасающимися материалами.

Именно поверхностный переход является основой создания слоистых (или тонкопленочных) наноструктур, так как он обладает меньшей мощностью потребления и является более быстродействующим, чем внутренний переход. Для доказательства этого утверждения можно применить сравнительное математическое и компьютерное моделирование обоих типов переходов.

# 4.3. Необходимость компьютерного физического моделирования интегральной структуры

Необходимость компьютерного моделирования изучаемых объектов новой схемотехники очевидна. Прежде чем создавать научно-производственную инфраструктуру под новую теорию, необходимо доказать работоспособность ее объектов. Моделирование наноструктур компонентов и элементов переходной схемотехники осуществлялось с помощью программы TCAD Synopsys 2008 [87]. Главным результатом при анализе компонентов (физических переходов) явилось подтверждение наличия у них барьерной функции (по вольт-амперным характеристикам), так как это условие является необходимым для построения логических элементов НЕ, ИЛИ, И, а также функционально полных логических элементов И–НЕ и ИЛИ–НЕ, на базе которых строятся сколь угодно сложные интеллектуальные макросхемы (процессоры, схемы памяти).

### 4.4. Моделирование наноструктур (N = 2). Моделирование внутреннего и поверхностного *p*-*n*-переходов — основных компонентов твердотельной переходной схемотехники

Как показали эксперименты, математические модели интеллектуальных элементов переходной схемотехники содержат минимальное количество переходов и физических областей с различными свойствами. Многие математические модели 3D ИС, разработанных в переходной схемотехнике, «совпадают» по структуре с моделями органических молекул, имеющими те же логические функции. Это позволяет думать о некотором подобии кремниевой (твердотельной) и углеродной (био-) схемотехник.

Для описания математических моделей, синтеза новых моделей и генерации 3D структур по математическим моделям, как было отмечено выше, используются функциональные графы [15, 84, 85, 88, 89]. Примерами переходов твердотельной схемотехники (графов размерностью N = 2) являются:

- S<sub>i</sub>-S<sub>i</sub> -переход;
- S<sub>i</sub>-D<sub>i</sub>- переход;
- S<sub>i</sub>-M<sub>i</sub>-переход;
- переходы между прозрачными и непрозрачными слоями в оптоэлектронных элементах и т. д.

Следует напомнить, что компонент твердотельной переходной схемотехники — это физический переход между материалами с различными свойствами, тогда как компонент твердотельной *p*–*n*-схемотехники представляет собой физический переход между *p*- и *n*-областями интегральной структуры.

Исходя из технологических особенностей, различают два типа *p*-*n*-перехода и соответствующие им модели:

• внутренний (когда переход формируется внутри материала):

$$p \rightarrow n$$
 или  $A(p, n);$ 

• поверхностный (когда переход формируется на поверхности материала):

### 4.4.1. 2D моделирование внутреннего *p*-*n*-перехода с минимальным топологическим размером 20 нм при электрическом воздействии на электроды

Смысл символа " $\rightarrow$ " в структурной формуле  $p \rightarrow n$  можно передать словом «содержит»: «p содержит n».

На рисунках 4.1–4.3 показаны этапы подготовки данных для 2D моделирования  $p \rightarrow n$ -перехода [90]. Рисунок 4.1 иллюстрирует 2D конструкцию (сечение) внутреннего p-n-перехода. Физическому p-n-переходу соответствует линия *EFGI*, находящаяся внутри основного материала полупроводника. Наличие проводников, через которые осуществляется электрическое воздействие на полупроводниковые области, может быть определено заданием топологии и свойств контактов. Так, линия *ABCD*, линия соприкосновения проводника с остальной кон-





Рис. 4.1. Определение 2D конструкции (сечения) внутреннего *p*-*n*-перехода

**Рис. 4.2.** Назначение материалов внутреннего *р*-*n*-перехода



Рис. 4.3. Задание сетки для 2D моделирования по сечению внутреннего *p*-*n*-перехода

струкцией, соответствует контакту анода (Anode), а аналогичная симметрично расположенная линия — контакту катода (Cathode).

На рисунке 4.2 показано назначение материалов для внутреннего p-n-перехода: область  $p_1$  — область кремния p-типа (область с дырочной проводимостью), область  $n_2$  — область кремния n-типа (область с электронной проводимостью), Ох — изолирующий контакт SiO<sub>2</sub>.

На этом же этапе задаются концентрации носителей в областях интегральной структуры внутреннего p-n-перехода. Так, концентрация дырок в области  $p_1$  составляет  $10^{15}$  носителей/см<sup>3</sup>, а концентрация электронов в области  $n_2 - 10^{19}$  носителей/см<sup>3</sup>.

На рисунке 4.2 можно видеть белые линии — это топологическая сетка с размером ячейки  $X_g = 20$  нм и  $Y_g = 20$  нм. Размер ячейки определен исходя из минимального топологического размера в 20 нм. На основе этих условий размеры топологических частей структуры представлены значениями из таблицы 4.7.

После определения типа, размеров и концентрации носителей в областях интегральной структуры задается расчетная сетка для моделирования характеристик внутреннего *p*-*n*-перехода (рис. 4.3).

Таблица 4.7

Harmellen holen in the more harmele					
	<b>p</b> 1	<i>n</i> <sub>2</sub>	Ох	Anode	Cathode
Ширина <i>W<sub>X</sub>,</i> нм	60	30	20	20	20
Высота <i>Н<sub>ү</sub>, нм</i>	40	20	20	20	20

#### Топологические размеры для моделирования внутреннего *р—п*-перехода

В данном эксперименте максимальный размер расчетной сетки был выбран 10 нм, минимальный — 2,5 нм.

На рисунке 4.3 видно, что более густая сетка наблюдается в области самого перехода, а также в областях мелкомасштабных изменений структуры, в частности, в областях стравленного оксида.

Использование наименьшего размера расчетной сетки в случае топологической необходимости позволяет минимизировать время моделирования структуры. В случае необходимости минимальный и максимальный размеры расчетной сетки можно менять. После задания топологических данных необходимо определить физические модели для расчета.

Файл для моделирования. Файл состоит из нескольких частей:

```
File {
                                                  1. Блок File, в котором
  * Input Files
                                                  задаются имена
  Grid = "PN in 3D 1 msh.tdr"
                                                  входных и выходных
  Doping = "PN in 3D 1 msh.tdr"
                                                  файлов.
  * Output Files
  Current = "PN in 3D 1 rs.plt"
  Plot = "PN in 3D 1 rs.tdr"
  Output = "PN in 3D 1 rs.log"
}
Electrode {
                                                  2. Блок Electrode,
{ Name="anode" Voltage=0.0 }
                                                  в котором описываются
 { Name="cathode" Voltage=0.0 Resistor=100}
                                                  электроды.
}
Physics {
                                                  3. Блок Physics,
  Mobility( DopingDep HighFieldSat Enormal )
                                                  в котором учитываются
  EffectiveIntrinsicDensity( OldSlotboom )
                                                  дополнительные
}
                                                  физические эффекты.
                                                  помимо стандартных.
Plot {
                                                  4. Блок Plot, в котором
eDensity hDensity eCurrent hCurrent
                                                  задается список
 Potential SpaceCharge ElectricField
                                                  моделируемых
eMobility hMobility eVelocity hVelocity
                                                  функций.
 Doping DonorConcentration
AcceptorConcentration
}
Solve {
                                                  5. Блок Solve. В нем
   *- Build-up of initial solution:
                                                  определяются
   Coupled(Iterations=100) { Poisson }
                                                  основные уравнения
   Coupled{ Poisson Electron Hole }
                                                  моделирования,
                                                  условия
   *- Bias drain to target bias
                                                  моделирования,
   Quasistationary(
                                                  изменяемые входные
      InitialStep=0.01 Increment=1.35
                                                  функции.
      MinStep=1e-5 MaxStep=0.2
      Goal{ Name="cathode" Voltage= 0.05
                                           }
```

```
) { Coupled{ Poisson Electron Hole } }
*- Gate voltage sweep
Quasistationary(
    InitialStep=1e-3 Increment=1.35
    MinStep=1e-5 MaxStep=0.05
    Goal{ Name="anode" Voltage= 1.5 }
) { Coupled{ Poisson Electron Hole } }
```

Результаты, полученные при моделировании на основе параметров расчетного файла, представлены на рисунках 4.4–4.6.

Время моделирования составило 62 с на ПК с процессором 2,6 ГГц и оперативной памятью 1 ГБт.

Результаты моделирования внутреннего *p*-*n*-наноперехода можно разделить на 2 части:

- значения функций в сечении наноструктуры внутреннего *p*-*n*-перехода (рис. 4.4, 4.5);
- графики функций (рис 4.6).

На рисунке 4.4 представлены результаты моделирования в сечении внутреннего *p*-*n*-перехода для следующих функций:

- а) скорость дырок;
- б) квазипотенциал Ферми для дырок;
- в) подвижность дырок;
- г) плотность дырок;
- $\partial$ ) плотность тока дырок;
- е) скорость электронов;
- ж) квазипотенциал Ферми для электронов;
- з) подвижность электронов;
- и) плотность электронов.

На рисунке 4.5 приводится продолжение результатов моделирования в сечении внутреннего *p*-*n*-перехода для следующих функций:

- а) плотность тока электронов;
- б) пространственный заряд;
- в) квазипотенциал Ферми;
- г) электростатический потенциал;
- д) напряженность электрического поля;
- е) концентрация носителей;
- ж) концентрация доноров;
- з) концентрация акцепторов;

*и*) на этом рисунке повторена сетка и система узлов, в которых рассчитывались 17 вышеперечисленных функций.



**Рис. 4.4.** Результаты моделирования в сечении внутреннего *p*-*n*-перехода для следующих функций: *a*) скорость дырок; *б*) квазипотенциал Ферми для дырок; *в*) подвижность дырок; *г*) плотность дырок; *д*) плотность тока дырок; *е*) скорость электронов; *ж*) квазипотенциал Ферми для электронов; з) подвижность электронов; *и*) плотность электронов



Рис. 4.5. Результаты моделирования (продолжение) в сечении внутреннего *p*-*n*-перехода для следующих функций: *a*) плотность тока электронов; *б*) пространственный заряд; *b*) квазипотенциал Ферми; *г*) электростатический потенциал; *д*) напряженность электрического поля; *e*) концентрация носителей; *ж*) концентрация доноров; з) концентрация акцепторов; *и*) на этом рисунке повторена сетка и система узлов, в которых рассчитывались 17 вышеперечисленных функций



**Рис. 4.6.** Графики функций для внутреннего *p*-*n*-перехода в зависимости от входного (на аноде) напряжения: *a*) ток дырок в области катода; *б*) ток дырок в области анода; *в*) ток электронов в области катода; *г*) ток электронов в области анода; *д*) общий ток в области катода; *е*) общий ток в области анода; *ж*) заряд в области катода; *з*) заряд в области анода; *и*) функция входного напряжения (на аноде) от времени

На рисунке 4.6 можно видеть графики следующих функций для внутреннего *p*-*n*-перехода в зависимости от входного (на аноде) напряжения:

- а) ток дырок в области катода;
- б) ток дырок в области анода;
- в) ток электронов в области катода;
- г) ток электронов в области анода;
- *д*) общий ток в области катода;
- е) общий ток в области анода;
- ж) заряд в области катода;
- з) заряд в области анода;
- и) функция входного напряжения (на аноде) от времени.

# 4.4.2. 3D моделирование внутреннего *p*→*n*-перехода с минимальным топологическим размером 20 нм с электрическим воздействием на электроды

На рисунках 4.7–4.9 показаны этапы подготовки данных для 3D моделирования внутреннего p–n-перехода (p→n).

На рисунке 4.7 определена 3D структура внутреннего p-n-перехода. Она получена в результате применения процедуры Extrude для сечения перехода, изображенного на рисунке 4.1. Сечению добавляется третье измерение и задается длина  $L_Z = 40$  нм (табл. 4.8). При переходе от 2D к 3D моделированию сохраняются те же, что и в предыдущем разделе, значения концентраций областей и параметры расчетной сетки.

Таблица 4.8

	<b>p</b> 1	<b>n</b> 2	Ох	Anode	Cathode
Ширина W <sub>X</sub> , нм	60	30	20	20	20
Высота Н <sub>γ</sub> , нм	40	20	20	20	20
Длина L <sub>Z</sub> , нм	40	40	40	40	40

### Топологические размеры для моделирования ЗD структуры внутреннего *p*-*n*-перехода

На рисунке 4.8 показаны назначение материалов и расчетная сетка для 3D моделирования внутреннего *p*-*n*-перехода. Диапазон изменения размеров расчетной сетки составляет 2,5–10 нм (рис. 4.9).



**Рис. 4.7.** Определение 3D структуры внутреннего *p*-*n*-перехода (процедура Extrude)



Рис. 4.8. Назначение материалов для 3D структуры внутреннего *p*-*n*-перехода и задание сетки



**Рис. 4.9.** Расчетная сетка для 3D моделирования внутреннего *p*-*n*-перехода

На рисунке 4.10 представлены результаты моделирования 3D наноструктуры внутреннего *p*-*n*-перехода для следующих функций:

- а) скорость дырок;
- б) квазипотенциал Ферми для дырок;
- в) подвижность дырок;
- г) плотность дырок;
- $\partial$ ) плотность тока дырок;
- е) скорость электронов;
- ж) квазипотенциал Ферми для электронов;
- з) подвижность электронов;
- и) плотность электронов.

На рисунке 4.11 представлено продолжение результатов моделирования 3D наноструктуры внутреннего *p*-*n*-перехода для следующих функций:

- а) плотность тока электронов;
- б) пространственный заряд;
- в) квазипотенциал Ферми;
- г) электростатический потенциал;
- д) напряженность электрического поля;
- е) концентрация носителей;
- ж) концентрация доноров;
- з) концентрация акцепторов;

*и*) на этом рисунке повторена сетка и система узлов, в которых рассчитывались 17 вышеперечисленных функций.



hQuas FaxmPotential [V]

1.55+00

1.25+00

9.05-01

6.0E-01

NAMES AND ADDRESS 1

9.15+05

7.75+06

5.95+06

4.05+06

hMobility (cm\*2\*v\*-1\*s\*-1)

4.56+02

3.66+02

2.85+00

116-00

Рис. 4.10. Результаты моделирования 3D структуры внутреннего *p*-*n*-перехода для следующих функций: *a*) скорость дырок; *б*) квазипотенциал Ферми для дырок; *в*) подвижность дырок; *г*) плотность дырок; *д*) плотность тока дырок; *е*) скорость электронов; *ж*) квазипотенциал Ферми для электронов; *з*) подвижность электронов; *и*) плотность электронов



Рис. 4.11. Результаты моделирования (продолжение) 3D структуры внутреннего *p*-*n*-перехода для следующих функций: *a*) плотность тока электронов; *б*) пространственный заряд; *в*) квазипотенциал Ферми; *г*) электростатический потенциал; *д*) напряженность электрического поля; *е*) концентрация носителей; *ж*) концентрация доноров; *з*) концентрация акцепторов; *и*) на этом рисунке повторена сетка и система узлов, в которых рассчитывались 17 вышеперечисленных функций

# 4.4.3. 2D моделирование поверхностного *p*-*n*-перехода с минимальным топологическим размером 20 нм с электрическим воздействием на электроды

На рисунках 4.12–4.14 показаны этапы подготовки данных для 2D моделирования поверхностного p-n-перехода ( $p \Rightarrow n$ ).

2D Конструкция (сечение) поверхностного p-n-перехода представлена на рисунке 2.12. Физическому p-n-переходу соответствует линия *EF*. находящаяся на поверхности основного материала полупроводника. Наличие проводников, через которые осуществляется электрическое воздействие на полупроводниковые области, определяется заданием топологии и свойств контактов. Так, линия *ABCD*, линия соприкосновения проводника с остальной конструкцией, соответствует контакту анода (Anode), линия *GI* — контакту катода (Cathode).

На рисунке 4.13 определены материалы для поверхностного *p*-*n*-перехода:

- область *p*<sub>1</sub> область кремния *p*-типа (область с дырочной проводимостью);
- область n<sub>2</sub> область кремния *n*-типа (область с электронной проводимостью);

Cathode

 $n_2$ 

G

Ox

 $p_1$ 



Рис. 4.12. Определение

2D конструкции (сечения)

поверхностного *p*-*n*-пере-

хода

• Ох — изолирующий оксид  $SiO_2$ .

**Рис. 4.13.** Назначение материалов поверхностного *p*-*n*-перехода



Рис. 4.14. Задание сетки для 2D моделирования по сечению поверхностного *p*-*n*-перехода

На этом же этапе задаются концентрации носителей в областях интегральной структуры внутреннего *p*-*n*-перехода. Как и у внутреннего перехода, концентрация дырок в *p*<sub>1</sub>-области равна 10<sup>15</sup> носителей/см<sup>3</sup>, а концентрация электронов в *n*<sub>2</sub>-области — 10<sup>19</sup> носителей/см<sup>3</sup>. Исходя из сечения и минимального топологического размера в 20 нм, определяем размеры областей. Их значения представлены в таблице 4.9.

	<b>p</b> 1	<b>n</b> 2	Ох	Anode	Cathode
Ширина <i>W<sub>X</sub></i> , нм	60	20	20	20	20
Высота Н <sub>γ</sub> , нм	40	20	20	20	_

### Топологические размеры для моделирования поверхностного *p*-*n*-перехода

На рисунке 4.14 показана расчетная сетка для 2D моделирования по сечению поверхностного p-n-перехода. Видно, что более густая сетка в области самого перехода наблюдается в области  $n_1$ , а также в областях мелкомасштабных изменений структуры, в частности в областях стравленного окисла. После задания топологических данных расчет и моделирование осуществляются по схеме, рассмотренной выше. Результаты моделирования представлены на рисунках 4.15–4.17. Видно, что моделируемая наноструктура обладает барьерной функцией [см. вольт-амперную характеристику (рис. 4.17,  $\delta$ )]. Это означает, что данную простейшую наноструктуру можно использовать в дальнейшем при синтезе логических (цифровых) элементов.



**Рис. 4.15.** Результаты моделирования в сечении внутреннего *p*-*n*-перехода для следующих функций: *a*) скорость дырок; *б*) квазипотенциал Ферми для дырок; *в*) подвижность дырок; *г*) плотность дырок; *д*) плотность тока дырок; *е*) скорость электронов; *ж*) квазипотенциал Ферми для электронов; *з*) подвижность электронов; *и*) плотность электронов



**Рис. 4.16.** Результаты моделирования (продолжение) в сечении внутреннего *p*-*n*-перехода для следующих функций: *a*) плотность тока электронов; *б*) пространственный заряд; *в*) квазипотенциал Ферми; *г*) электростатический потенциал; *д*) напряженность электрического поля; *е*) концентрация носителей; *ж*) концентрация доноров; 3) концентрация акцепторов; *и*) на этом рисунке повторена сетка и система узлов, в которых рассчитывались 17 вышеперечисленных функций


Рис. 4.17. Графики функций для поверхностного *p*-*n*-перехода (штриховая линия) в зависимости от входного (на аноде) напряжения: *a*) ток дырок в области катода; *б*) ток дырок в области анода; *в*) ток электронов в области катода; *г*) ток электронов в области катода; *г*) ток электронов в области анода; *д*) общий ток в области катода; *е*) общий ток в области анода; *ж*) заряд в области катода; *и*) функция входного напряжения (на аноде) от времени [все графики даны в сравнении с аналогичными графиками внутреннего *p*-*n*-перехода (сплошная линия)]

# 4.4.4. ЗD моделирование поверхностного *p*−*n*-перехода с минимальным топологическим размером 20 нм и электрическим воздействием на электроды (*p*⇒*n*)

На рисунках 4.18–4.20 показаны этапы подготовки данных для 3D моделирования наноструктуры поверхностного p–n-перехода ( $p \Rightarrow n$ ).



Рис. 4.18. Определение 3D структуры поверхностного *p*-*n*-перехода (процедура Extrude)



Рис. 4.19. Назначение материалов для 3D структуры поверхностного *p*-*n*-перехода и задание сетки



Рис. 4.20. Расчетная сетка для 3D моделирования поверхностного *p*-*n*-перехода

На рисунке 4.18 показана 3D наноструктура поверхностного p-n-перехода. Она получена в результате применения процедуры Extrude для сечения перехода, изображенного на рисунке 4.12. Сечению добавлено третье измерение и задана длина  $L_Z = 40$  нм. Размеры наноструктуры указаны в таблице 4.10.

На рисунке 4.19 показано назначение материалов для 3D наноструктуры поверхностного p-n-перехода, на рисунке 4.20 — расчетная сетка для него. Диапазон изменения расчетной сетки прежний: 2,5–10 нм.

Таблица 4.10

## Топологические размеры для моделирования 3D наноструктуры поверхностного *p*—*n*-перехода

	<b>p</b> 1	<i>n</i> <sub>2</sub>	Ox	Anode	Cathode
Ширина <i>W<sub>X</sub></i> , нм	60	20	20	20	20
Высота Н <sub>ү</sub> , нм	40	20	20	20	-
Длина <i>L<sub>z</sub></i> , нм	40	40	40	40	40

На рисунках 4.21 и 4.22 представлены результаты 3D моделирования наноструктуры поверхностного *p*-*n*-перехода.



**Рис. 4.21.** Результаты моделирования 3D структуры поверхностного *p*–*n*-перехода для следующих функций: *a*) скорость дырок; *б*) квазипотенциал Ферми для дырок; *в*) подвижность дырок; *г*) плотность дырок; *д*) плотность тока дырок; *е*) скорость электронов; *ж*) квазипотенциал Ферми для электронов; *з*) подвижность электронов; *и*) плотность электронов



Рис. 4.22. Результаты моделирования (продолжение) 3D структуры поверхностного *p*-*n*-перехода для следующих функций: *a*) плотность тока электронов; б) пространственный заряд; *b*) квазипотенциал Ферми; *r*) электростатический потенциал; *д*) напряженность электрического поля; *e*) концентрация носителей; *ж*) концентрация доноров; 3) концентрация акцепторов; *и*) на этом рисунке повторена сетка и система узлов, в которых рассчитывались 17 вышеперечисленных функций

На рисунке 4.21 представлены результаты 3D моделирования наноструктуры поверхностного *p*-*n*-перехода для следующих функций:

- а) скорость дырок;
- б) квазипотенциал Ферми для дырок;
- в) подвижность дырок;
- г) плотность дырок;
- $\partial$ ) плотность тока дырок;
- е) скорость электронов;
- ж) квазипотенциал Ферми для электронов;
- з) подвижность электронов;
- и) плотность электронов.

На рисунке 4.22 представлены результаты 3D моделирования наноструктуры поверхностного *p*-*n*-перехода для следующих функций:

- а) плотность тока электронов;
- б) пространственный заряд;
- в) квазипотенциал Ферми;
- г) электростатический потенциал;
- д) напряженность электрического поля;
- е) концентрация носителей;
- ж) концентрация доноров;
- з) концентрация акцепторов;

*и*) на этом рисунке повторена сетка и система узлов, в которых рассчитывались 17 вышеперечисленных функций.

На рисунках видны изолинии — линии с одинаковым значением моделируемой функции.

#### 4.4.5. Анализ токовых характеристик внутреннего и поверхностного *p*-*n*-переходов

На рис. 4.23 приведены для сравнения токовые характеристики внутреннего и поверхностного *p*-*n*-переходов.

Видно, что

- а) ток дырок в области катода;
- б) ток дырок в области анода;
- в) ток электронов в области катода;
- г) ток электронов в области анода;
- *d*) общий ток в области катода;
- е) общий ток в области анода

у поверхностного *p*-*n*-перехода меньше, чем у внутреннего.

Можно сделать вывод, что при синтезе маломощных наноструктур, выполняющих логические и запоминающие функции, следует отдавать предпочтение структурам с поверхностными переходами.



**Рис. 4.23.** Графики функций для поверхностного *p*-*n*-перехода (штриховая линия) в зависимости от входного (на аноде) напряжения: *a*) ток дырок в области катода; б) ток дырок в области анода; *в*) ток электронов в области катода; *г*) ток электронов в области анода; *д*) общий ток в области катода; *е*) общий ток в области анода [все графики даны в сравнении с аналогичными графиками внутреннего *p*-*n*-перехода (сплошная линия)]

### 4.4.6. Технологическая доступность различных пространственных реализаций внутреннего и поверхностного *p*-*n*-переходов

В таблице 4.11 представлены пространственные реализации внутреннего и поверхностного p-n-переходов, которые необходимо учитывать при синтезе новых переходных 3D логических и запоминающих элементов для 3D СБИС. Видно, что часть вариантов можно реализовать с помощью стандартных технологий, в то время как для некоторых других требуется пусть и усложненная, но все же доступная методика. Ряд элементов в силу технологических ограничений пока трудно реализовать, поэтому существует необходимость разработки новых способов их получения.

Таблица 4.11

#### Пространственные реализации внутреннего и поверхностного *p*-*n*-переходов



Продолжение



#### 4.4.7. Физические и математические модели для моделирования в Sentaurus Device (TCAD Synopsys 2008)

Физические явления в полупроводниковых субмикронных приборах очень сложны и, в зависимости от приложений, описываются дифференциальными уравнениями в частных производных различного уровня сложности. Коэффициенты и граничные условия уравнений (подвижность, скорость рекомбинации носителей, параметры, зависящие от материалов, интерфейс и граничные условия контакта) зависят от физики объекта, от особенностей самой структуры, от условий воздействия на нее. Для решения практических задач многомерного моделирования процессов, происходящих в разного рода кремниевых и комбинированных структурах, была использована система автоматизированного моделирования физических распределенных структур Sentaurus Device (TCAD Synopsys [87]). Она работает с любыми комбинациями транспортных уравнений и физических моделей, охватывает весь спектр полупроводниковых приборов: от мощных силовых модулей до наноразмерных схем и сложных гетероструктур.

Рассмотрим коротко основные физические модели и уравнения, используемые при моделировании посредством Sentaurus Device.

**Транспортные уравнения.** В зависимости от моделируемой структуры и уровня требуемой точности можно выбрать четыре различных режима моделирования.

- Диффузионный режим. Он представляет собой изотермическое моделирование, описанное базисными полупроводниковыми уравнениями. Подходит для маломощных устройств с длинными активными областями.
- *Термодинамический режим*. В этом режиме учитывается самонагрев. Подходит для устройств с низким теплообменом, особенно для мощных устройств с длинными активными областями.
- *Гидродинамический режим*. Учитывается транспорт энергии носителя. Подходит для устройств с компактными активными областями.

• *Режим Монте-Карло*. Позволяет моделировать устройство в выбранном окне (зоне).

В Sentaurus Device транспортная модель может быть выбрана независимой или применительно к определенным носителям. Транспортом носителей можно пренебречь, принимая постоянным квазиуровень Ферми для невыбранного носителя. То же для уравнения энергетического баланса. Если рассчитывается температура только одного носителя, температура другого считается равной температуре кристаллической решетки.

Уравнение Пуассона и уравнения непрерывности. Используются три основных уравнения для переноса носителей в полупроводниковых приборах — уравнение Пуассона и уравнения непрерывности для дырок и электронов.

Уравнение Пуассона (4.1) имеет вид:

$$\nabla \varepsilon \nabla \varphi = -q(p - n + N_D - N_A) - \rho_{\text{trap}}, \qquad (4.1)$$

где є — электрическая проницаемость;

q — элементарный заряд электрона;

*п*, *р* — электронная и дырочная плотности;

N<sub>D</sub> — концентрация ионизированных доноров;

*N<sub>A</sub>* — концентрация ионизированных акцепторов;

 $ho_{
m trap}$  — плотность заряда, которой можно пренебречь.

Уравнения непрерывности для электронов (4.2) и дырок (4.3):

$$\nabla \cdot \vec{\mathbf{J}}_n = qR_{net} + q\frac{\partial n}{\partial t}; \qquad (4.2)$$

$$-\nabla \cdot \vec{\mathbf{J}}_{p} = qR_{net} + q\frac{\partial n}{\partial t}; \qquad (4.3)$$

где  $R_{net}$  — скорость электронно-дырочной рекомбинации в решетке;

J<sub>n</sub> — электронная плотность тока;

J<sub>p</sub> — плотность тока дырок.

Диффузионная модель. Диффузионная модель широко используется для моделирования переноса носителей в полупроводниках и определена базисными полупроводниковыми уравнениями (4.1–4.3), в которых текущие плотности для электронов и дырок определяются по формулам (4.4) и (4.5) соответственно:

$$\overset{\rightarrow}{\mathbf{J}}_{n} = -nq\mu_{n}\nabla\Phi; \qquad (4.4)$$

$$\vec{\mathbf{J}}_{p} = -nq\mu_{p}\nabla\Phi; \qquad (4.5)$$

где  $\mu_n$  и  $\mu_p$  — электронная и дырочная подвижность;

 $\Phi_n$  и  $\Phi_p$  — квазипотенциалы Ферми для электронов и дырок соответственно.

Более подробное описание различных физических моделей, используемых при моделировании структур, можно найти в полном описании TCAD Synopsys [87].

#### 4.4.8. Сравнительный анализ наноструктур внутреннего и поверхностного *p*-*n*-переходов

Для наноструктур внутреннего и поверхностного p-n-переходов с минимальным топологическим размером 20 нм проведено физическое 2D и 3D моделирование следующих характеристик: скорость дырок, квазипотенциал Ферми для дырок, подвижность дырок, плотность дырок, плотность тока дырок, скорость электронов, квазипотенциал Ферми для электронов, подвижность электронов, плотность электронов, плотность тока электронов, пространственный заряд, квазипотенциал Ферми, электростатический потенциал, напряженность электрического поля, концентрация носителей, концентрация доноров, концентрация акцепторов, ток дырок в области катода, ток дырок в области анода, ток электронов в области катода, ток электронов в области анода, общий ток в области катода, общий ток в области анода, заряд в области катода, заряд в области анода.

В результате моделирования подтверждено наличие барьерной функции у обоих типов p-n-наноперехода. Сделан вывод о том, что *поверхностный* p-n-*nереход при тех же концентрациях в подобных об*ластях работает на меньших токах (puc. 4.23), что делает его более *предпочтительным для синтеза наноструктур логических и запоми*нающих элементов переходной схемотехники. Показана технологическая реализуемость (технологичность) различных пространственных вариантов внутреннего и поверхностного p-n-переходов.

Результаты данной главы являются основой для дальнейшего синтеза и моделирования наноструктур логических элементов и элементов памяти переходной схемотехники для 3D СБИС с максимальной информационной плотностью.

#### Глава 5

### ЭЛЕМЕНТЫ ПЕРЕХОДНОЙ СХЕМОТЕХНИКИ

Графовые модели интегральных элементов представляют собой деревья, в которые могут быть включены циклы. Стартовая таблица элементов p-n-схемотехники, которые появились в результате открытий и изобретений, давших три последних поколения вычислительных машин, выглядит следующим образом:

полупроводник (N = 1) p(n)диод (N = 2) p(n)-n(p)транзистор (N = 3) p(n)-n(p)-p(n)

Продолжить эту таблицу стало возможным только с помощью математического моделирования на ЭВМ. Сначала была получена модель инжекционного инвертора [15]:

$$p_1^E - n_2^\perp - p_3^{F_{\text{BX}}} - n_4^{F_{\text{BMX}}}$$
 (N = 4).

Позднее были созданы другие модели элементов. В результате компьютерного синтеза получены обобщенные математические модели биполярных элементов p-n-схемотехники размерностью от 3 до 8. Это совсем необычные модели транзисторов, элементов НЕ, ИЛИ–НЕ, И–НЕ, усилителей, повторителей, запоминающих ячеек. Все модели размерностью более 3 содержат меньшее количество p-n-переходов и соединений, чем у соответствующих транзисторных аналогов.

#### 5.1. Синтез и моделирование наноструктуры биполярного транзистора размерностью *N* = 3

Как использовать уже разработанные наноструктуры переходов при создании реальных структур большей размерности для СБИС? Рассмотрим решение этой задачи для размерности N = 3, то есть для структуры, содержащей три материальные (полупроводниковые, применительно к p-n-схемотехнике) области.

Решение возможно после реализации следующих этапов [89].

1) Синтез оптимальной абстрактной математической модели размерностью *N* = 3.

- Генерация моделей структуры по абстрактной математической модели размерностью N = 3 (синтез множества структурных формул).
- 3) Пространственная (2D и 3D) реализация структурных формул в конкретные интегральные структуры.
- 4) Компьютерное физическое моделирование полученных интегральных структур.

Рассмотрим реализацию всех этапов на примере математической модели биполярного транзистора *n*-*p*-*n*-типа.

#### 5.1.1. Уравнение синтеза абстрактной модели биполярного транзистора в переходной схемотехнике (этап 1)

При объединении математических (графовых) моделей двух *p*-*n*-переходов, и применении *принципа функциональной интеграции*, при различных условиях получаются две модели биполярного транзистора, одна из которых представлена на рис. 5.1.



**Рис. 5.1.** Графовая модель *p*-*n*-перехода

**Рис. 5.2.** Графовая модель биполярного транзистора *n*—*p*—*n*-типа

Принцип функциональной интеграции в схемотехнике заключается в том, что, если области одного типа различных элементов (моделей) имеют одинаковое управление или назначение, то они могут быть объединены в одну область с тем же управлением или назначением. К управлению относится любое воздействие на область (подача напряжения, тока, света и т. д.). Назначением является задание участка свойств входной или выходной областей. Входная область — это область, на которую подается входной сигнал, выходной областью является та, с которой снимается выходной сигнал (реакция элемента на входной сигнал).

По реакции определяются тип и характеристики элемента. В уравнении (5.1) при условии равенства функций  $F_2$  и  $F_3$  результатом синтеза является абстрактная модель транзистора n-p-n-типа, если же равны функции  $F_1$  и  $F_4$ , получается абстрактная модель транзистора p-n-p-типа.

#### 5.1.2. Генерация наноструктур биполярного транзистора (*N* = 3) как схем переходной наносхемотехники (этапы 2 и 3)

Для того чтобы можно было отличить эмиттерную область от коллекторной при реализации пространственных структур биполярного транзистора, введем обозначение областей:  $n_1$  — коллектор,  $p_2$  — база,  $n_3$  — эмиттер. Общая математическая модель биполярного транзистора (например,  $n_1-p_2-n_3$ -типа) не отражает ее представления в пространстве, поэтому необходим этап, на котором абстрактная модель структуры превращается в один из вариантов пространственной реализации с тем, чтобы в последующем разработать технологию ее создания, а также иметь возможность физического моделирования для определения работоспособности рассматриваемой наноструктуры.

В соответствии с алгоритмом, описанным в [84, 85], в таблице 5.1 представлено 16 вариантов синтеза 2D структуры биполярного транзистора *n*-*p*-*n*-типа.

Таблица 5.1

Nº	a <sub>1</sub> a <sub>2</sub>	Структурная формула	Интегральная структура
1	11	$a_1  a_2 \\ n_1 \rightarrow p_2 \rightarrow n_3$	$\begin{bmatrix} n_3 \\ n_2 \end{bmatrix}$
2	12	$n_1 \rightarrow p_2 \leftarrow n_3$	р <sub>2</sub> n <sub>1</sub> Д n <sub>3</sub>
3	13	$n_1 \rightarrow p_2 \Rightarrow n_3$	$   \begin{bmatrix}     n_3 \\     n_1 \\     p_2   \end{bmatrix} $
4	14	$n_1 \rightarrow p_2 \leftarrow n_3$	р <sub>2</sub> л <sub>3</sub> Д л <sub>1</sub>
5	2 1	$n_1 \rightarrow p_2 \rightarrow n_3$	$p_2$ $n_1 \square n_3$
6	22	$n_1 \leftarrow p_2 \leftarrow n_3$	$n_3$ $p_2$ $n_1$

## Генерация структурных формул и структур для модели транзистора *n*-*p*-*n*-типа (*N* = 3). Общий алгоритм

Nº	<b>a</b> <sub>1</sub> <b>a</b> <sub>2</sub>	Структурная формула	Интегральная структура
7	23	$n_1 \leftarrow p_2 \Rightarrow n_3$	$   \begin{bmatrix}     n_3 \\     n_1 \\     p_2   \end{bmatrix} $
8	24	$n_1 \leftarrow p_2 \leftarrow n_3$	$n_1$ $p_2$ $n_3$
9	31	$n_1 \Rightarrow p_2 \rightarrow n_3$	p <sub>2</sub> n <sub>3</sub> n <sub>1</sub>
10	32	$n_1 \Rightarrow p_2 \leftarrow n_3$	р <sub>2</sub> л <sub>1</sub> Д <sub>л3</sub>
11	33	$n_1 \Rightarrow p_2 \Rightarrow n_3$	$ \begin{array}{c}  n_3 \\  p_2 \\  n_1 \end{array} $
12	34	$n_1 \Rightarrow p_2 \leftarrow n_3$	р <sub>2</sub> л <sub>1</sub> Д л <sub>3</sub>
13	4 1	$n_1 \leftarrow p_2 \rightarrow n_3$	$ \begin{array}{c c}     n_1 \\     p_2 \\     n_3 \end{array} $
14	42	$n_1 \leftarrow p_2 \leftarrow n_3$	$\begin{bmatrix} n_1 \\ p_2 \\ n_3 \end{bmatrix}$
15	43	$n_1 \leftarrow p_2 \Rightarrow n_3$	$n_1$ $n_3$ $p_2$
16	44	$n_1 \leftarrow p_2 \leftarrow n_3$	$ \begin{array}{c}  n_1 \\  p_2 \\  n_3 \end{array} $

Продолжение

В формулах, описывающих структуры схем, используются два типа элементов, соединяющих переменные (области): одинарная и двойная стрелки.

• Одинарная стрелка (→), согласно определению теории переходной схемотехники, соответствует внутреннему переходу, когда

одна область (материал) расположена внутри другой. Так, запись  $n_1 \to p_2$  будет прочитана как « $n_1$  содержит  $p_2$ » (или « $p_2$  находится внутри  $n_1$ »).

• Двойная стрелка ( $\Rightarrow$ ) соответствует поверхностному переходу, то есть материальные области в этом случае лишь соприкасаются. Так что запись  $n_1 \Rightarrow p_2$  читается как «над областью  $n_1$  расположена область  $p_2$ ».

Если закодировать стрелки цифрами следующим образом:

$$\rightarrow$$
 (1),  $\leftarrow$  (2),  $\Rightarrow$  (3),  $\Leftarrow$  (4),

то структурные формулы общей модели  $n_1 - p_2 - n_3$  будут соответствовать двухразрядным числам в системе счисления с основанием 4 ( $a_1a_2$  в табл. 5.1). Несложные вычисления дают 16 структурных формул и соответствующих им 2D модели структур биполярного транзистора.

Если в качестве критерия выбора модели структуры биполярного транзистора выбрать информационную плотность, то предпочтение отдается *вертикальным структурам биполярного транзистора* (модели 11 и 16). Шестнадцатая модель соответствует инверсному транзистору с более низким коэффициентом усиления, чем у нормального транзистора (11-я модель). Это принципиально важно для обеспечения нагрузочной способности транзистора. Поэтому для последующего синтеза и моделирования остановимся на 11-й модели.

# 5.1.3. Моделирование ступенчатого биполярного транзистора с моделью структуры $n_1 \Rightarrow p_2 \Rightarrow n_3$ (этап 4)

После выбора структуры биполярного транзистора необходимо создать работоспособную наноструктуру с конкретными геометрическими и физическими параметрами для последующего физического моделирования на компьютере. Моделирование будем проводить исходя из минимального топологического размера в 20 нм (ширина эмиттера и расстояние между линиями маски) и толщины базы в 3 нм.

Наиболее предпочтительным для решения этой задачи является система TCAD Synopsys, Sentaurus Device [87]. Эта система практически представляет собой виртуальное производство, позволяющее без изготовления структуры проектируемого элемента осуществлять компьютерное моделирование как физических процессов в наноструктуре, так и различных функций. Физические явления в полупроводниковых микрои наноразмерных приборах очень сложны и в зависимости от приложений описываются дифференциальными уравнениями в частных производных различного уровня сложности.

В разделе 4.4.7 мы привели описание различных режимов моделирования и отметили, что их выбор зависит от моделируемой структуры и требуемой точности [91–95]. Дополнительные физические модели. Для моделирования некремниевых структур, заданные по умолчанию физические модели Sentaurus Device дополняются моделями из таблицы 5.2 [96–112]. В ней приведен список дополнительных моделей с именами из файла параметров Sentaurus Device и с указанием материалов, для которых эти модели применяются.

Таблица 5.2

Модель	Изолятор	Полу- проводник	Проводник
Модель рекомбинации Оже-электронов (ТАА) — добавление к SRH-рекомбинации* Auger [96]		x	
Модель, учитывающая коэффициент поглощения (коэффициента абсорбции) для косвенного материала, Bandgap [97,98]		x	
Модель анизотропных вычислений подвижности носителей заряда ConstantMobility, e/h [99]		x	
Модель зависимости времени жизни от примесей DopingDependence, e/h [100–103]		х	
Модель определения эффективной электронной массы DOSmass, e/h [104]		x	
Модель диэлектрической проницаемости для Al <sub>x</sub> Ga <sub>(1-x)</sub> As Epsilon [98]	x	x	
Анизотропные модели теплопроводности Карра [105–107]	x	x	х
Модель скорости излучательной рекомбинации RadiativeRecombination [108–110]		x	
Модель показателя преломления RefractiveIndex [102]	x	x	
Модель зависимости времени жизни от примесей Scharfetter [111]		x	
Модель смещения параметров степени вырождения SchroedingerParameters [112]	x	x	

#### Дополнительные модели Sentaurus Device

\* От англ. Shockley–Read–Hall recombination — SRH-рекомбинация.

Модели Bandgap, DOSmass и Epsilon применяются всегда. Другие модели применяются в том случае, когда дается на них ссылка в блоке Physics исходного файла для расчета. Модель теплопроводности Карра используется, только если учитывается уравнение температуры кристаллической решетки. Модель дрейфовой диффузии или модель гидродинамического моделирования активизирует модели подвижности ConstantMobility и DopingDependence.

Подготовка исходных данных для 2D моделирования ступенчатого биполярного транзистора. На рисунке 5.3 показаны этапы подготовки данных для 2D моделирования ступенчатого биполярного транзистора  $(n_1 \Rightarrow p_2 \Rightarrow n_3)$  с минимальным топологическим размером 20 нм и толщиной базы 3 нм в TCAD Synopsys [113]. На рисунке 5.3, *а* определена 2D структура (сечение) ступенчатого биполярного транзистора. Переходом коллектор-база является поверхностный переход  $n_1 \Rightarrow p_2$ , а переходом база-эмиттер — поверхностный переход  $p_2 \Rightarrow n_3$ . Для передачи воздействия на структуру транзистора необходимы контакты. На рисунке 5.3, *а* линия 1-2-3-4 соответствует профилю коллекторного контакта (Collector), линия 5-6-7-8-9-10 — профилю базового контакта (Base), линия 11-12 — линия соприкосновения с эмиттерным контактом (Emitter). Для изоляции контактов использованы оксиды SiO<sub>2</sub> (Ox).



**Рис. 5.3.** Исходные данные для 2D моделирования биполярного транзистора: *a*) задание 2D структуры ступенчатого биполярного транзистора: сечение, размеры, материалы, контакты; *б*) назначение параметров материалов (концентрации и тип носителей) и задание расчетной сетки для 2D моделирования сечения ступенчатого биполярного транзистора

На рисунке 5.3, б показаны: назначение параметров материалов (концентрации и тип носителей) и расчетная сетка для 2D моделирования сечения ступенчатого биполярного транзистора. Расчетная сетка (черная) определяется автоматически, исходя из задаваемого разработчиком диапазона минимального и максимального значений ячейки сетки и профилей сечения. На рисунке 5.3, б видны белые линии в области  $n_1$  — это топологическая сетка с размером ячейки  $X_g = 20$  нм и  $Y_g = 20$  нм.

<sup>°</sup> Размер ячейки определен исходя из минимального топологического размера в 20 нм. На основе этого ограничения определены размеры топологических частей структуры (табл. 5.3).

Таблица 5.3

	n <sub>1</sub>	<b>p</b> <sub>2</sub>	n <sub>3</sub>	Ох	Collector	Base	Emitter
Ширина <i>W<sub>X</sub></i> , нм	100	60	20	20	20	20	20
Высота <i>Н<sub>ү</sub>, нм</i>	40	3	17	17–20	20	17	-

#### Топологические размеры для 2D моделирования ступенчатого биполярного транзистора

После определения материалов, размеров и концентрации носителей в областях интегральной структуры разработчик задает расчетную сетку для моделирования характеристик ступенчатого биполярного транзистора (рис. 5.3, б). В данном эксперименте максимальный размер расчетной сетки был выбран 10 нм, минимальный — 2,5 нм.

Из рисунка 5.3, б видно, что более густая сетка образуется в областях переходов, а также в областях мелкомасштабных изменений структуры, в том числе в областях стравленного оксида. Использование диапазона размеров расчетной сетки в случае необходимости позволяет минимизировать время моделирования структуры. В случае необходимости можно менять.

Задавшись топологическими данными, необходимо определить физические модели для расчета и описать их в файле, в расчетном блоке Sdevice. Можно начинать моделирование исходя из стандартных значений концентрации носителей в соответствующих областях транзистора. Но так как нас интересует создание структуры, работающей с аналогичными структурами в системе СБИС, лучше определить концентрации носителей заряда, обеспечивающие работоспособность рассматриваемой структуры, используя смешанный режим моделирования.

Смешанный режим моделирования ступенчатого биполярного транзистора. Смешанный режим моделирования — это моделирование физической структуры в составе электронной схемы. Такой режим применяется, когда требуется определить работоспособность наноструктуры в составе макросхемы (СБИС). Например, включение структуры транзистора по схеме с общим эмиттером (рис. 5.4, *a*) позволит определить, будет ли транзистор переключаться, то есть иметь два фиксированных логических состояния, что принципиально важно для цифровых двоичных схем.

Кроме того, наличие ступенчатой передаточной характеристики  $u_{\rm out} = f(u_{\rm in})$  и ее вид (рис. 5.4, б) позволют качественно оценить разработанную структуру с ее физическими параметрами, и в случае необходимости определить путь дальнейшей оптимизации.



**Рис. 5.4.** Смешанный режим 3D моделирования наноразмерного биполярного транзистора: *a*) наноструктура моделируется в составе электрической схемы; *б*) передаточная характеристика ступенчатой наноструктуры биполярного транзистора, полученная в результате смешанного моделирования

Результаты 2D моделирования ступенчатого биполярного транзистора. Результаты моделирования можно разделить на две части: определение значений функций в сечении наноразмерного ступенчатого биполярного транзистора (рис. 5.5) и графиков функций (рис. 5.6).

На рисунке 5.5 представлены результаты моделирования в сечении ступенчатого биполярного транзистора для следующих функций.

*a*) Shockley–Read–Hall (SRH) рекомбинация. Рекомбинация носителей заряда через глубокие дефектные уровни обычно идентифицируется как SRH-рекомбинация. В Sentaurus Device для расчета применяется формула:

$$R_{\rm net}^{\rm SRH} = \frac{np - n_{i,\rm eff}^2}{\tau_p(n+n_1) + \tau_n(p+p_1)};$$
 (5.2)

$$n_1 = n_{i,\text{eff}} \exp\left(\frac{E_{\text{trap}}}{kT}\right);$$
(5.3)

$$p_1 = n_{i,\text{eff}} \exp\left(\frac{-E_{\text{trap}}}{kT}\right), \qquad (5.4)$$

где  $E_{\rm trap}$  — различие между дефектным и встроенным уровнями. Переменная  $E_{\rm trap}$  доступна в файле параметров. Для кремния по умолчанию  $E_{\rm trap}=0.$ 

Время жизни носителей заряда τ<sub>n</sub> и τ<sub>p</sub> моделируется в программе в зависимости от примесей и температуры:

$$\tau_c = \tau_{dop} \frac{f(T)}{1 + g_c(F)}, \quad c = n, p.$$
(5.5)

Зависимость времени рекомбинации от времени жизни примесей определяется соотношением [204]:

$$\tau_{dop}(N) = \tau_{min} + \frac{\tau_{max} - \tau_{min}}{1 + \left(\frac{N_i}{N_{ref}}\right)^{\gamma}}.$$
(5.6)

Соотношение (5.6) было получено экспериментальным путем [114], и в случае необходимости его учета в расчетном файле физического блока в разделе Recombination для SRH-рекомбинации вводится дополнительный параметр DopingDependence:

```
Physics{ Recombination( SRH( DopingDependence ... ) ...)
...}.
```

На рисунке 5.5 представлены также другие результаты моделирования в 2D сечении наноструктуры ступенчатого биполярного транзистора следующих характеристик:

- б) подвижность дырок;
- в) нормаль электрического поля к потоку дырок;
- г) плотность дырок;
- $\partial$ ) скорость электронов;
- е) квазипотенциал Ферми для электронов;
- $\mathcal{K}$ ) плотность электронов;
- з) энергия валентной зоны;
- и) пространственный заряд;
- к) абсолютное значение плотности тока электронов;
- л) абсолютное значение плотности общего тока;

*м*) абсолютное значение экстраполяции электростатического потенциала.



Рис. 5.5. Результаты моделирования сечения ступенчатой структуры биполярного транзистора для следующих функций: *a*) SRH-рекомбинация; *б*) подвижность дырок; *в*) нормаль электрического поля к потоку дырок; *г*) плотность дырок; *д*) скорость электронов; *е*) квазипотенциал Ферми для электронов; *ж*) плотность электронов; *з*) энергия валентной зоны; *и*) пространственный заряд; *к*) абсолютное значение плотности общего тока; *м*) абсолютное значение плотности общего тока; *м*) абсолютное значение экстраполяции электростатического потенциала

На рисунке 5.6 представлены графики зависимости функций от входного напряжения (линейно меняющегося от времени напряжения на базе). На каждом рисунке по 6 графиков. В списке первые три функции рассчитаны для структуры ступенчатого транзистора с добавленной в области коллектора  $n^+$ -области для уменьшения сопротивления тела коллектора с целью понизить напряжение логического нуля.

Функции, представленные на рисунках 5.6,  $z-\partial$ , рассчитаны для структуры транзистора, изображенной на рисунке 5.2 (без дополнительной  $n^+$ -области в коллекторе). Эти функции рассчитаны для возрастающих уровней инжекции в базе:

- а) заряд в базе;
- б) заряд в коллекторе;
- в) заряд в эмиттере;
- г) ток электронов в базе;
- $\partial$ ) ток электронов в коллекторе;
- е) ток электронов в эмиттере;
- ж) ток дырок в базе;
- з) ток дырок в коллекторе;
- и) ток дырок в эмиттере;
- к) общий ток в базе;
- л) общий ток в коллекторе;
- м) общий ток в эмиттере.

Результаты 3D моделирования наноструктуры ступенчатого биполярного транзистора. Трехмерную наноразмерную структуру ступенчатого транзистора можно получить, используя процедуру Extrude, добавляющую сечению третье измерение. Конструктивные параметры исследуемой 3D наноструктуры указаны в таблице 5.4.

Таблица 5.4

	<i>n</i> <sub>1</sub>	<b>p</b> 2	<b>n</b> 3	Ох	Collector	Base	Emitter
Ширина <i>W<sub>X</sub>,</i> нм	100	60	20	20	20	20	20
Высота <i>Н<sub>ү</sub>, нм</i>	40	3	17	17–20	20	17	-
Длина <i>L<sub>z</sub></i> , нм	40	40	40	40	40	40	40

#### Топологические размеры для 3D моделирования ступенчатого биполярного транзистора



Рис. 5.6. Графики функций для сечения ступенчатой структуры биполярного транзистора: *a*) заряд в базе; *б*) заряд в коллекторе; *в*) заряд в эмиттере; *г*) ток электронов в базе; *д*) ток электронов в коллекторе; *е*) ток электронов в эмиттере; *ж*) ток дырок в базе; *з*) ток дырок в коллекторе; *и*) ток дырок в эмиттере; *к*) общий ток в базе; *л*) общий ток в коллекторе; *м*) общий ток в эмиттере

На рисунке 5.7 показана 3D наноструктура ступенчатого биполярного транзистора, на рисунке 5.8 — ее расчетная сетка.

При переходе от 2D к 3D моделированию (процедура Extrude) сохраняются ранее взятые концентрации областей и параметры расчетной сетки. При необходимости все это можно изменить.



**Рис. 5.7.** 3D наноструктура ступенчатого биполярного транзистора: задание размеров, материалов, контактов



**Рис. 5.8.** Расчетная сетка для моделирования 3D наноструктуры ступенчатого биполярного транзистора

Диапазон изменения расчетной сетки прежний (2,5–10 нм). Время моделирования составило 65 с.

На рисунке 5.9 представлены результаты 3D моделирования наноструктуры ступенчатого биполярного транзистора для следующих функций:

- а) SRH-рекомбинация;
- б) подвижность дырок;
- в) нормаль электрического поля к потоку дырок;
- г) плотность дырок;
- *д*) скорость электронов;
- е) квазипотенциал Ферми для электронов;
- $\mathcal{K}$ ) плотность электронов;
- з) энергия валентной зоны;
- и) пространственный заряд;
- к) абсолютное значение плотности тока электронов;
- л) абсолютное значение плотности общего тока;

*м*) абсолютное значение экстраполяции электростатического потенциала.

В результате моделирования можно сделать вывод о том, что структурной формуле  $n_1 \Rightarrow p_2 \Rightarrow n_3$  в твердотельной кремниевой переходной схемотехнике соответствует наноструктура ступенчатого биполярного транзистора.



а



б



В





Д



е







М

Рис. 5.9. Результаты моделирования 3D ступенчатой наноструктуры биполярного транзистора для следующих функций: *a*) SRH-рекомбинация; *б*) подвижность дырок; *в*) нормаль электрического поля к потоку дырок; *г*) плотность дырок; *д*) скорость электронов; *е*) квазипотенциал Ферми для электронов; *ж*) плотность электронов; э) энергия валентной зоны; *и*) пространственный заряд; *к*) абсолютное значение плотности тока электронов; *л*) абсолютное значение плотности общего тока; *м*) абсолютное значение экстраполяции электростатического потенциала

## 5.2. Синтез и моделирование наноструктуры МОП-транзистора (*N* = 4)

#### 5.2.1. Использование переходов полупроводник-окисел

В предыдущем синтезе наноструктуры в качестве исходных компонентов были использованы только *p*-*n*-переходы (переходы полупроводник<sub>1</sub>-полупроводник<sub>2</sub>).

В полученном транзисторе n-p-n-типа принцип «открыт–закрыт» осуществляется за счет различных вариантов подачи напряжений в области  $n_1, p_2, n_3$ . Система напряжений, при которой оба p-n-перехода закрыты, соответствует закрытому состоянию транзистора (что в инверторе соответствует напряжению логической единицы). А система напряжений, при которой оба p-n-перехода открыты, соответствует открытому (насыщенному) состоянию биполярного транзистора (в инверторе это напряжение логического нуля).

Переход p—Ох закрыт по току, если напряжение на переходе меньше напряжения пробоя (рис. 5.10, *a*), однако при подаче определенного напряжения на переход под окислом в полупроводнике может быть образована зона с проводимостью (рис. 5.10, *б*), отличной от проводимости без управляющего напряжения на переходе. Это второй вариант реализации принципа «открыт–закрыт», вариант создания проводя-



**Рис. 5.10**. Моделирование *p*-Ох перехода: *a*) модель *p*-Ох перехода в виде графа; б) модель *p*-Ох перехода в виде формулы; *b*) график общего тока в переходе *p*-Ох; *г*) плотность дырок в р области перехода *p*-Ох при подаче напряжения на переход

щей области (канала) для формирования проводящей структуры. Канала нет — структура закрыта (логическая единица), канал есть структура открыта и проводит ток (логический ноль).

Используем теперь переход p–Ох в новом синтезе наноструктуры.

#### 5.2.2. Уравнение синтеза абстрактной модели МОП-транзистора в переходной схемотехнике (этап 1)

При объединении двух p-n-переходов (N = 2)  $a_1$  и  $a_2$  и одного изолирующего перехода p-Ох (N = 2)  $a_3$  с функциональными частями, указанными в уравнении (5.7) [115]:

или при объединении транзистора n-p-n-типа (N=3)  $a_1a_2$  и одного изолирующего перехода p-Ox (N=2)  $a_3$  с функциональными частями, указанными в уравнении:

$$Ox^{\text{in}} Ox^{\text{in}} |a_3 n^{\text{out}} - p^{\perp} - n^{\text{Gnd}} \cup |a_3 = n^{\text{out}} - p^{\perp} - n^{\text{Gnd}} \dots$$
(5.8)  
$$a_1 a_2 p^{\perp} a_1 a_2$$

получается модель МОП-транзистора размерностью N = 4 (рис. 5.11).



Рис. 5.11. Представление модели МОП-транзистора размерностью *N* = 4: *a*) в виде графа, *б*) в виде формулы

## 5.2.3. Генерация наноструктур МОП-транзистора (*N* = 4) как схем переходной наносхемотехники (этапы 2 и 3)

Для генерации наноструктур МОП-транзистора на основе его общей модели воспользуемся числовым алгоритмом, использованным при генерации структур биполярного транзистора (разд. 5.1.2, табл. 5.1).

При кодировании типов переходов  $a_i$  (i = 1, ...R, где R — число переходов в структуре), введем следующую цифровую кодировку:

 $\rightarrow$  (1),  $\leftarrow$  (2),  $\Rightarrow$  (3),  $\Leftarrow$  (4).

Структурные формулы общих моделей элементов будут соответствовать R-разрядным числам в системе счисления с основанием 4.

Тип перехода (N = 2; R = 1; N — число вершин в модели, то есть физических областей в структуре; R — количество ребер в модели, то есть число переходов в структуре) будет кодироваться числом  $a_1$  (табл. 5.5). При R = 1 оно принимает значения от 1 до 4.

Таблица 5.5

#### Генерация кодов для модели перехода (*N* = 2, *R* = 1). Общий алгоритм

a <sub>1</sub>	a <sub>1</sub>	a <sub>1</sub>	<b>a</b> <sub>1</sub>
1 (→)	2 (←)	3 (⇒)	4 (⇐)

Пусть  $a_1 = p_1 - n_2$ . Тогда по только что описанным правилам:

1) код 1 соответствует структурной формуле  $p_1 \rightarrow n_2$  и означает, что область  $p_1$  содержит область  $n_2$  (внутренний переход);

2) код 2 соответствует структурной формуле  $p_1 \rightarrow n_2$  и означает, что область  $n_2$  содержит область  $p_1$  (внутренний переход);

3) код 3 соответствует структурной формуле  $p_1 \Rightarrow n_2$ и означает, что область  $n_2$  расположена на области  $p_1$  (поверхностный переход);

4) код 4 соответствует структурной формуле  $p_1 \leftarrow n_2$  и означает, что область  $p_1$  расположена на области  $n_2$  (поверхностный переход).

Типы биполярных транзисторов (N = 3, R = 2) описываются числами  $a_1a_2$  (табл. 5.6). Несложные вычисления дают 16 чисел, структурных формул и соответствующих им 16 моделей структур биполярного транзистора. Структуры, соответствующие этим кодам при генерации структур биполярного транзистора, см. в таблице 5.1.

Таблица 5.6

## Генерация кодов для модели биполярного транзистора (*N* = 3, *R* = 2). Общий алгоритм

| a <sub>1</sub> a <sub>2</sub> |
|-------------------------------|-------------------------------|-------------------------------|-------------------------------|
| 11                            | 21                            | 31                            | 41                            |
| 12                            | 22                            | 32                            | 42                            |
| 13                            | 23                            | 33                            | 43                            |
| 14                            | 24                            | 34                            | 44                            |

Типы МОП-транзисторов (N = 4, R = 3) описываются числами  $a_1a_2a_3$  (табл. 5.7).

Для R = 3 количество структурных формул и соответствующих им структур равно 64.

Таблица 5.7

a <sub>1</sub> a <sub>2</sub> a <sub>3</sub>	a <sub>1</sub> a <sub>2</sub> a <sub>3</sub>	a <sub>1</sub> a <sub>2</sub> a <sub>3</sub>	a <sub>1</sub> a <sub>2</sub> a <sub>3</sub>
111	211	311	411
112	212	312	412
113	213	313	413
114	214	314	414
	Ox <sup>in</sup>		
	↑		
	$n^{\text{out}} \leftarrow p^{\perp} \rightarrow n^{\text{Gnd}}$		
121	221	321	421
122	222	322	422
123	223	323	423
124	224	324	424
131	231	331	431
132	232	332	432
133	233	333	433
134	234	334	434
141	241	341	441
142	242	342	442
143	243	343	443
144	244	344	444

## Генерация кодов для модели МОП-транзистора (*N* = 4, *R* = 3). Общий алгоритм

Если  $a_1 = n^{\text{out}} - p^{\perp};$  $a_2 = p^{\perp} - n^{\text{Grd}};$  $a_3 = p^{\perp} - \text{Ox}^{\text{in}},$ 

то коду 214 (табл. 5.7) соответствует структурная формула:

$$\begin{array}{c} \mathsf{Ox}^{\mathsf{in}} \\ & \uparrow \\ n^{\mathsf{out}} \leftarrow p^{\perp} \rightarrow n^{\mathsf{Gnd}}, \end{array} \tag{5.9}$$

которая, в свою очередь, является моделью классической интегральной структуры МОП-транзистора.

Промоделируем структуру МОП-транзистора в нанодиапазоне и определим ее технические параметры.

## 5.2.4. Моделирование МОП-транзистора с моделью структуры (этап 4)

Подготовка исходных данных для 2D моделирования наноструктуры МОП-транзистора. Пронумеруем области в структурой формуле МОП-транзистора:

$$\begin{array}{c} \operatorname{Ox}_{4}^{\operatorname{in}} \\ & \uparrow \\ n_{2}^{\operatorname{out}} \leftarrow p_{1}^{\perp} \rightarrow n_{3}^{\operatorname{Gnd}} \end{array} (5.10)$$

Для построения структуры МОП-транзистора по формуле (5.10) «прочитаем» структурную формулу следующим образом:

- область p<sub>1</sub> содержит область n<sub>2</sub>, с которой будет сниматься выходной сигнал (out), и область n<sub>3</sub>, к которой подключена шина «Земля» (Gnd);
- на области  $p_1$  расположена область окисла  $Ox_4$ , на который подается входной сигнал (in).

В этой формуле, как и в ее прочтении, содержится не только указание на физическую структуру модели, но и определены контакты для ее включения в общую схему моделирования (рис. 5.12).

На рисунках 5.12, a,  $\delta$  показаны характеристики материалов (концентрации и тип носителей), а расчетная сетка для 2D моделирования сечения ступенчатого биполярного транзистора приводится на рисунке 5.12, e. Сетка рассчитывается автоматически, исходя из задаваемого разработчиком диапазона от минимального до максимального значения шага расчетной сетки. Заданы контакты: исток (Sourse), сток (Drain), затвор (Gate), подложка (Substrate).

На рисунке 5.12, б белые линии в полупроводниковых областях — топологическая сетка с размером ячейки  $X_g = 10$  нм и  $Y_g = 10$  нм. Из



Рис. 5.12. Задание 2D структуры МОП-транзистора: *a*) сечение, размеры, контакты; б) материалы, контакты, *b*) расчетная сетка

этого параметра и конструкции видно, что размер МОП-транзистора не превышает 70 нм.

#### Результаты 2D моделирования наноструктуры МОП-транзистора

На рисунках 5.13–5.15 представлены результаты эксперимента по компьютерному 2D моделированию наноразмерной структуры МОП-транзистора со структурной формулой (5.10) и минимальным топологическим размером 10 нм [115].

На рисунке 5.13 показаны результаты 2D моделирования этого МОП-транзистора:

- а) SRH-рекомбинация;
- б) подвижность дырок;
- *в*) Enormal для дырок;
- г) плотность дырок;
- *д*) скорость электронов;
- е) квазипотенциал Ферми для электронов.

На рисунке 5.14 представлено продолжение результатов 2D моделирования данного МОП-транзистора:

- а) подвижность электронов;
- б) Enormal для электронов;
- в) плотность электронов;
- г) пространственный заряд;
- д) электростатический потенциал;
- е) абсолютное значение плотности общего тока.



**Рис. 5.13.** Результаты 2D моделирования наноразмерной структуры МОП-транзистора: *a*) SRH-рекомбинация, *б*) подвижность дырок, *в*) нормаль для дырок, *г*) плотность дырок, *д*) скорость электронов, *е*) квазипотенциал Ферми для электронов

На рисунке 5.15 изображены токовые и зарядные характеристики МОП-транзистора со структурной формулой (5.10) и минимальным топологическим размером 10 нм:

- *a*) ток дырок в подложке  $(p_1)$ ;
- б) ток дырок в области истока  $(n_2)$ ;
- в) ток дырок в области стока  $(n_3)$ ;
- i) ток дырок в области затвора (Ox<sub>4</sub>);
- $\partial$ ) ток электронов в подложке ( $p_1$ );
- e) ток электронов в области истока  $(n_2)$ ;
- $\mathcal{M}$ ) ток электронов в области стока ( $n_3$ );
- 3) общий ток в области истока  $(n_2)$ ;
- и) заряд в подложке;
- к) заряд в области истока;
- л) заряд в области затвора;
- м) заряд в области стока.

Поскольку нас интересует создание работоспособной структуры МОП-транзистора, работающей с аналогичными структурами в системе



**Рис. 5.14.** Результаты моделирования наноразмерной структуры МОП-транзистора: *а*) подвижность электронов, *б*) нормаль для электронов, *в*) плотность электронов, *г*) пространственный заряд, *д*) электростатический потенциал, *е*) абсолютное значение плотности общего тока

СБИС, воспользуемся смешанным режимом моделирования, то есть моделированием наноструктуры в составе электронной схемы. Так, например, включив наноструктуру по схеме, изображенной на рисунке 5.17, можно промоделировать передаточную характеристику  $u_{\rm out} = f(u_{\rm in})$  и по ее виду оценить качество и работоспособность рассматриваемой структуры.



**Рис. 5.15.** Результаты моделирования наноразмерной структуры МОП-транзистора: *a*) ток дырок в подложке (*p*<sub>1</sub>), *б*) ток дырок в области истока (*n*<sub>2</sub>), *в*) ток дырок в области стока (*n*<sub>3</sub>), *г*) ток дырок в области затвора (Ox<sub>4</sub>), *д*) ток электронов в подложке (*p*<sub>1</sub>), *e*) ток электронов в области истока (*n*<sub>2</sub>), *ж*) ток электронов в области стока (*n*<sub>3</sub>), *з*) общий ток в области истока (*n*<sub>2</sub>), *и*) заряд в подложке, *к*) заряд в области истока, *л*) заряд в области затвора, *м*) заряд в области стока.



Рис. 5.16. Исходные данные для 3D моделирования наноразмерной структуры МОП-транзистора: *a*) 3D наноструктура МОП-транзистора: задание размеров, материалов, контактов; *б*) расчетная сетка

Подготовка исходных данных для 3D моделирования наноструктуры МОП-транзистора. Получаем трехмерный наноразмерный МОП-транзистор со структурной формулой (5.10), используя процедуру Extrude и добавляя сечению третье измерение. На рисунке 5.16, *а* показана 3D наноструктура МОП-транзистора, на рисунке 5.16, *б* — ее расчетная сетка.

При переходе от 2D к 3D моделированию (процедура Extrude) сохраняются прежние значения концентраций областей и параметры расчетной сетки. При необходимости все можно изменить.

Смешанный режим моделирования наноструктуры МОП-транзистора. Этот режим рассмотрен на рисунке 5.17.



**Рис. 5.17.** Смешанный режим моделирования: *а*) наноструктура моделируется в составе электрической схемы, б) передаточная характеристика наноструктуры МОП-транзистора, полученная в результате смешанного моделирования

Результаты 3D моделирования наноструктуры МОП-транзистора На рисунках 5.18 и 5.19 представлены результаты 3D моделирования работоспособной наноразмерной структуры МОП-транзистора (рис. 5.17, *a*).



**Рис. 5.18.** Результаты 3D моделирования наноразмерной структуры МОП-транзистора: *a*) SRH-рекомбинация, *б*) скорость дырок, *в*) подвижность дырок, *г*) плотность дырок, *д*) скорость электронов, *е*) квазипотенциал Ферми для электронов


**Рис. 5.19.** Результаты моделирования наноразмерной структуры МОП-транзистора: *а*) подвижность электронов, *б*) плотность электронов, *в*) пространственный заряд, *г*) электростатический потенциал, *д*) абсолютное значение напряженности электрического поля, *е*) абсолютное значение плотности общего тока

# Глава 6

# СИСТЕМА ПРОСТЕЙШИХ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

Элементами ЭВМ называют наименьшие функциональные части, на которые она разбивается при логическом проектировании. Основным требованием к системе элементов ЭВМ является ее функциональная полнота, то есть возможность синтезировать из этих элементов сколь угодно сложные устройства.

### 6.1. Классификация элементов ЭВМ

Элементы ЭВМ можно классифицировать следующим образом:

- *логические элементы* реализуют простую логическую функцию, например И, ИЛИ–НЕ и т. д.;
- запоминающие элементы хранят один бит информации;
- специальные элементы выполняют специальные функции (усилители, формирователи сигнала, генераторы).

Рассмотрим более подробно логические элементы. Их в свою очередь можно разделить на три подкласса, различая по типу сигнала.



Потенциальные логические элементы. В них кодирование логических нуля и единицы осуществляется с помощью уровня напряжения: логическая единица — высокий уровень напряжения, логический ноль низкий уровень напряжения (положительная логика), и наоборот.

Импульсные логические элементы. Для них кодирование осуществляется следующим образом: наличие импульса — это логическая единица, отсутствие импульса логический ноль (положительная логика), и наоборот.

Потенциально-импульсные элементы. Они совмещают в себе кодирование потенциальных и импульсных логических элементов.

Рассмотрим систему простейших логических потенциальных элементов, работающих на положительной логике.

# 6.2. Система простейших логических потенциальных элементов

Основное требование к системе логических элементов — функциональная полнота, то есть возможность построить на них любое сколь угодно сложное логическое устройство. В транзисторной схемотехнике при вентильном логическом проектировании используют функционально полные вентили:

НЕ-М<sub>и</sub> (М<sub>и</sub> — монтажное И) И-НЕ ИЛИ-НЕ-М<sub>или</sub> (М<sub>или</sub> — монтажное ИЛИ) ИЛИ-НЕ И-ИЛИ-НЕ

Функционально полными их делает наличие инверсии, которую реализует схема инвертора — основная схема любого схемотехнического базиса.

Синтез функционально полных элементов основан на знании системы простейших логических элементов и принципов их построения.

#### 6.2.1. Инвертор. Логическая схема НЕ

*Схемой НЕ*, или *инвертором*, называется логическая схема, на выходе которой появляется сигнал, противоположный (инверсный) тому, который имеется на входе.

Таблица истинности инвертора

Bx	Вых
0	1
1	0





Принципиальные схемы транзисторных инверторов приведены на рисунках 6.1–6.4, а в таблице 6.1 — описание работы биполярного инвертора.



Рис. 6.1. Биполярный инвертор

Рис. 6.2. МОП-инвертор







**Рис. 6.4.** Инвертор на базе токового ключа

Таблица 6.1

#### Описание работы биполярного инвертора

Вход	Состояние транзистора	Выход
0	Если $U_{\rm BX} = U^0$ , то транзистор закрыт. $U_{\rm BMX} \sim E$	1
1	Если $U_{\rm вx}$ = $U^1$ , то транзистор открыт, работает в насыщении. $U_{\rm выx}$ = $U_{\rm K3H}$ = 0,1–0,3 В	0

#### 6.2.2. Конъюнктор. Логическая схема И

*Схемой И*, или конъюнктором, называется такая логическая схема, на выходе которой логическая единица появляется только тогда, когда на всех ее входах имеются логические единицы.



Здесь *А* и *В* — входные сигналы. В таблице 6.2 приводится описание работы диодной сборки.

Таблица 6.2

Вход	Состояние диодов	Выход
$U_A = U_B = U^0$	<i>D</i> <sub>1</sub> , <i>D</i> <sub>2</sub> — открыты	$U_{\rm Bbix} = E - IR (0)$
$U_A = U^0, U_B = U^1$	D <sub>2</sub> — закрыт, D <sub>1</sub> — открыт	$U_{\rm Bbix} = E - IR (0)$
$U_A = U^1, U_B = U^0$	D <sub>1</sub> — закрыт, D <sub>2</sub> — открыт	$U_{\rm Bbix} = E - IR (0)$
$U_A = U_B = U^1$	<i>D</i> <sub>1</sub> , <i>D</i> <sub>2</sub> — закрыты	$U_{\text{вых}} \sim E - m I_{\text{ут}} R \sim E$ (1)

Описание работы конъюнктора

#### 6.2.3. Дизъюнктор. Логическая функция ИЛИ

*Схемой ИЛИ*, или *дизъюнктором*, называется такая логическая схема, на выходе которой логическая единица появляется тогда, когда хотя бы на одном из входов присутствует логическая единица.

Функциональное обозначение дизъюнктора



Принципиальная схема дизъюнктора



В таблице 6.3 дано описание работы диодной схемы дизъюнктора.

Таблица 6.3

Вход	Состояние диодов	Выход
$U_{\rm A} = U_{\rm B} = U^0$	D <sub>1</sub> , D <sub>2</sub> — закрыты	U <sub>вых</sub> ~ 0 В (0)
$U_{\rm A} = U^0, U_{\rm B} = U^1$	D <sub>1</sub> — закрыт, D <sub>2</sub> — открыт	$U_{\rm Bbix} = IR(1)$
$U_{\rm A} = U^1, U_{\rm B} = U^0$	D <sub>2</sub> — закрыт, D <sub>1</sub> — открыт	$U_{\rm Bbix} = IR(1)$
$U_{\rm A} = U_{\rm B} = U^1$	<i>D</i> <sub>1</sub> , <i>D</i> <sub>2</sub> — открыты	$U_{\rm Bbix} = IR(1)$

#### Описание работы дизъюнктора

#### 6.2.4. Элемент Шеффера. Логическая функция И-НЕ

Элементом Шеффера, выполняющим логическую функцию И–НЕ, называется логическая схема, на выходе которой логический ноль появляется, когда на всех входах присутствует логическая единица. Таблица истинности элемента И–НЕ

Α	В	Вых
0	0	1
0	1	1
1	0	1
1	1	0

Функциональное обозначение элемента И–НЕ



Принципиальные схемы: конъюнктор + схема сопряжения + инвертор представлены на рисунках 6.5, 6.6.





**Рис. 6.5.** Вентиль диодно-транзисторной логики (ДТЛ)

**Рис. 6.6.** Вентиль транзисторно-транзисторной логики (ТТЛ)

#### 6.2.5. Элемент Пирса. Логическая функция ИЛИ-НЕ

Элементом Пирса, выполняющим логическую функцию ИЛИ–НЕ, называется логическая схема, на выходе которой логическая единица появляется, когда на всех входах присутствует логический ноль.

Таблица истинности элемента И–НЕ

Α	B	Вых
0	0	1
0	1	0
1	0	0
1	1	0

Функциональное обозначение элемента ИЛИ–НЕ



На рисунках 6.7 и 6.8 представлены транзисторно-резисторные реализации элемента Пирса (схемы И–НЕ). В таблице 6.4 дано описание работы вентиля НСТЛ.



Рис. 6.7. Вентиль непосредственно-связанной транзисторной логики (НСТЛ)



Рис. 6.8. Вентиль маломощной эмиттерно-связанной логики (МЭСЛ)

Таблица 6.4

#### Описание работы элемента ИЛИ-НЕ (для НСТЛ)

Вход	Состояние транзисторов	Выход
$U_A = U_B = U^0$	Т <sub>1</sub> , Т <sub>2</sub> — закрыты	U <sub>вых</sub> ~ Е(1)
$U_A = U^0, U_B = U^1$	Т <sub>1</sub> — закрыт, Т <sub>2</sub> — открыт, насыщение	$U_{\text{вых}} = U_{\text{кэн}} = 0,1\div0,3 \text{ B}(0)$
$U_A = U^1, U_B = U^0$	Т <sub>2</sub> — закрыт, Т <sub>1</sub> — открыт и насыщен	$U_{\text{BHX}} = U_{\text{K3H}} = 0,1 \div 0,3 \text{ B}(0)$
$U_A = U_B = U^1$	Т <sub>1</sub> , Т <sub>2</sub> — открыты и насыщены	$U_{\rm Bbix} = U_{\rm K3H} = 0,1{\div}0,3$ B (0)

### 6.3. Технические параметры логических элементов ЭВМ

#### 6.3.1. Коэффициент объединения по входам

Коэффициентом объединения по входам (m) называется максимальное количество входов логического элемента, при котором элемент остается работоспособным.

Обычно для транзисторной схемотехники m равно 6–8. Количество входов ограничено токами утечки, так как их большое количество может привести к нарушению работоспособности элемента, а также снижению его быстродействия за счет увеличения входной паразитной емкости.





#### 6.3.2. Нагрузочная способность

Нагрузочной способностью, или коэффициентом объединения по выходу (n), называется максимальное количество подобных схем, которые можно подключить к выходу элемента без изменения его работоспособности:

$$n = \min(I_{\text{Bbix}}^{0}/I_{\text{Bx}}^{0}, I_{\text{Bbix}}^{1}/I_{\text{Bx}}^{1})$$

где  $I_{\text{вых}}^0$ ,  $I_{\text{вх}}^0$ ,  $I_{\text{выx}}^1$ ,  $I_{\text{вх}}^1$  — выходные и входные токи элемента в режимах логической единицы и логического нуля.

#### 6.3.3. Передаточная характеристика

Передаточная характеристика — зависимость выходного напряжения от напряжения на входе элемента (рис. 6.9).

На рисунке обозначены:

*А*, *В* — рабочие точки, соответствующие двум статическим состояниям;

 $\phi_1, \phi_2$  — точки изменения состояния, в которых производная по модулю равна 1.

Запас помехоустойчивости по положительной помехе — допустимое превышение напряжения логического нуля, при котором не происходит нарушения логики работы схемы:

$$U_{\pi}^{+}=U\varphi_{1}-U_{A}.$$

Запас помехоустойчивости по отрицательной помехе — допустимое уменьшение напряжения логической единицы на входе, при котором не происходит нарушения логики работы схемы:

$$U_{\pi}^{-} = U_{B} - U\varphi_{2}$$

По передаточной характеристике определяются:

- напряжение логической единицы;
- напряжение логического нуля;
- логический перепад  $U_{\mathrm{JI}} = |U^1 U^0|$ .

#### 6.3.4. Потребляемая мощность

Мощность, которую потребляет логическая схема, определяется по формуле (приведен случай для схемы с одним источником питания):

$$P = 0,5(P^0 + P^1) = 0,5E(I^0 + I^1),$$

где  $P^0$  — мощность, потребляемая схемой, когда на ее выходе напряжение логического нуля;  $P^1$  — мощность, которую потребляет схема, на



рактеристика инвертирующего элемента



**Рис. 6.10.** Инвертор без нагрузки

выходе которой напряжение логической единицы;  $I^0$  — суммарный ток от цепи питания, когда на выходе напряжение логического нуля;  $I^1$  — суммарный ток от цепи питания, когда на выходе напряжение логической единицы. Рассмотрим, как зависит потребляемая мощность от того, нагружена схема или нет.

Рассчитаем потребляемую мощность биполярного инвертора без нагрузочных схем (рис. 6.10). При подаче на вход напряжения логического нуля транзистор закрыт:

$$U_{\rm RMX} = U^1; \qquad I^1 = 0(I_{\rm VT}).$$

При подаче на вход напряжения логической единицы транзистор насыщен, на выходе напряжение логического нуля.

 $U_{\rm вых} = U^0 = U_{\rm кэн}$  (напряжение коллектор–эмиттер насыщения),

$$I^0 = I_{\rm KHAC} = (E - U_{\rm KHAC})/R.$$

Статическая мощность биполярного инвертора без нагрузки определяется по формуле:

$$P_{n=0} = 0.5E(I^{1} + I^{0}) = 0.5EI_{\text{кнас}}$$
$$= 0.5E(E - U_{\text{кэн}})/\text{ R.}$$

 Если к выходу исследуемого биполярного инвертора подключить n подобных ему инверторов (рис. 6.11), то в режиме, когда на выходе логическая единица ( $U_{\rm вых} = U_1$ ) и транзистор Tзакрыт, выходной ток  $I_1$  будет распределяться в базы нагрузочных схем:

$$I^1 = nI_{\text{бнас}} = n(E - U_{\text{бэнас}}) / R.$$

Когда на выходе логический ноль  $(U_{\rm BMX} = U^0)$ , выходной ток определяется током коллектора насыщенного транзистора:

$$I^0 = I_{\rm KHac} = (E - U_{\rm KHH})/R.$$

Статическая мощность биполярного инвертора с нагрузкой равна:

$$P = 0.5E[(E - U_{\text{кэн}})/R + n(E - U_{\text{бэнас}})/R)].$$



Следует отметить, что при подключении нагрузки меняется не только мощность, но и

передаточная характеристика, и как следствие, — логический перепад и запасы помехоустойчивости (рис. 6.12).



Рис. 6.12. Передаточные характеристики биполярного инвертора без нагрузки (I) и с нагрузкой (II)

#### 6.3.5. Динамические параметры логического элемента

Быстродействие логических элементов играет в некоторых системах весьма существенную роль. Оно обычно задается в виде задержки распространения, которая представляет собой интервал времени между сменой состояний входного и выходного сигналов.

Для графиков, представленных на рисунке 6.13, задержка сигнала определена как среднее арифметическое задержек положительного и отрицательного фронтов по уровню 0,5 логического перепада:

$$t_{3 \text{адержки}} = (t^{01} + t^{10})/2.$$

Параметром, определяющим качество элемента, является энергодинамический параметр — произведение мощности на задержку элемента  $Pt_{\text{задержки}}$ . При синтезе элементов необходимо стремиться к его минимизации.



Рис. 6.13. Переходные характеристики  $U_{\text{вх}}(t)$  и  $U_{\text{вых}}(t)$ 

#### 6.4. Алгоритм создания переходного элемента



**Рис. 6.14.** Алгоритм синтеза переходного элемента

Алгоритм создания переходного элемента состоит из нескольких этапов (рис. 6.14):

1) синтез математической модели и схемы;

2) анализ технических параметров элемента (математическое моделирование схемы);

3) если логика выполняется и схема работоспособна, то переходим на следующий этап (4), если нет, то начинаем новый синтез (1);

4) техническое проектирование (синтез интегральной структуры и топологии, в случае необходимости и технологии).

Задачами разработки топологии и интегральной структуры элемента являются:

- размещение компонентов друг относительно друга;
- трассировка соединений.

#### 6.5. Пример проектирования интегральной схемы

*Техническое задание*. Требуется спроектировать интегральную схему (ИС) биполярного инвертора.

Исходные данные. Принципиальная схема биполярного инвертора (рис. 6.15), топологии с размерами транзистора (рис. 6.16) и резистора (рис. 6.17).



Проектирование топологии и структуры. На основе заданных топологий транзистора и резистора, а также принципиальной схемы проектируется топология и структура ИС элемента.

Проектирование топологии осуществляется в два этапа:

- размещение компонентов ИС;
- трассировка соединений (рис. 6.18).



б **Рис. 6.18.** ИС биполярного инвертора: *а*) топология, *б*) структура

На основании разработанной топологии и технологического процесса создаются послойные чертежи масок (рис. 6.19).



**Рис. 6.19.** Послойные чертежи масок ИС биполярного инвертора: *a*) для низкоомной *n*<sup>+</sup>-диффузии под транзистором, *б*) для изолирующей *p*-диффузии, *в*) для базовой *p*-диффузии, *г*) для эмиттерной *n*<sup>+</sup>-диффузии, *д*) для контактных окон в оксиде, *е*) для металлизации

# 6.6. Схемотехника интегральных инжекционных схем (И<sup>2</sup>Л) — частный случай переходной схемотехники (N = 4)

#### 6.6.1. Инжекционный инвертор. Алгоритм синтеза

Биполярный инвертор с резистивной нагрузкой в цепи коллектора универсален, так как, реализуя логическую инверсию, он является основой для построения многих функционально полных биполярных базисов транзисторной схемотехники. Но у него есть существенные недостатки с точки зрения его реализации в нанотехнологии.

Биполярный инвертор является вентилем транзисторной схемотехники, где минимальными элементами (компонентами), на которые его можно разделить при синтезе, являются транзистор и резистор. При этом в интегральной переходной схемотехнике транзистор и резистор являются схемами (структурами), состоящими из более мелких частей — переходов между различными материалами.

В 1961 году в целях оптимизации структуры инвертора по количеству материальных областей был применен достаточно интересный алгоритм преобразования его схемы.

Рассмотрим этот алгоритм на примере последовательного соединения биполярных инверторов с резистивной нагрузкой в коллекторных цепях (рис. 6.20). Задержка в схеме значительная из-за постоянной времени, пропорциональной произведению  $CR_1$ . Основной принцип в создании нового инвертора заключается в переподчинении компонентов. Очевидно, что в схеме, состоящей из двух старых инверторов ( $T_1$ ,  $R_1$ ) и ( $T_2$ ,  $R_2$ ) существует новый инвертор ( $R_1$ ,  $T_2$ ).

Это инвертор с открытым коллектором (нет нагрузки в выходной цепи) и с резистивной нагрузкой в базовой цепи транзистора



Рис. 6.20. Последовательное соединение биполярных инверторов с резистивной нагрузкой в коллекторных цепях

*n*-*p*-*n*-типа.

Чтобы уменьшить площадь и задержку вентиля, можно избавиться от резистора. В данном случае этой цели можно достичь, если внимательно рассмотреть режимы работы резистора  $R_1$ .

Режим 1. Если на вход 1 подать высокое напряжение (логическую единицу), транзистор  $T_1$  будет насыщен (на его выходе будет логический ноль),  $T_2$  — закрыт, а ток от цепи питания потечет через резистор  $R_1$  в насыщенный транзистор  $T_1$ :

$${I}_{{
m R}_1}^{\,0}= {E-U_{_{
m K 
m ext{$>H$}}}\over R_1}\,.$$

Режим 2. Если на вход 1 подать низкий уровень напряжения (логический ноль), транзистор  $T_1$  закроется, ток от источника питания потечет через резистор  $R_1$  в базу насыщенного транзистора  $T_2$ :

$$I_{\rm R_1}^1 = \frac{E - U_{\rm doh}}{R_1}$$

В обоих режимах токи от источника питания приблизительно равны (во всяком случае, через резистор  $R_1$  всегда течет ток), и поэтому резистор  $R_1$  в новом инверторе  $(R_1, T_2)$  можно заменить источником тока (рис. 6.21). В интегральной схемотехнике в качестве источника тока используют транзистор p-n-p-типа (рис. 6.22).





Рис. 6.21. Принципиальная схема инвертора (*R*<sub>1</sub>, *T*<sub>2</sub>) в транзисторной схемотехнике (режим 1)

Рис. 6.22. Принципиальная схема инвертора (*R*<sub>1</sub>, *T*<sub>2</sub>) в транзисторной схемотехнике (режим 2)

В новой принципиальной схеме нет компонента резистора, есть два транзистора:

- *T*<sub>и</sub> инжектирующий транзистор *p*-*n*-*p*-типа, заменивший источник тока (сопротивление *R* в схеме внутреннее сопротивление источника тока, то есть интегральное сопротивление тела эмиттера транзистора *p*-*n*-*p*-типа *T*<sub>и</sub> к логическому элементу не относится и может быть вынесено за его пределы);
- $T_{\pi}$  логический транзистор, оставшийся от старого инвертора ( $T_2$ ).



Рис. 6.23. Синтез общей модели ИИ

Примечание. Стоит отметить, что схемы с открытым коллектором (рис. 107) работоспособны только при наличии нагрузки на выходе. В качестве нагрузки может выступать аналогичная схема, а в последнем ИИ в длинной последовательной цепочке в качестве нагрузки можно использовать резистор или МОП-транзистор.

На следующем этапе на основе полученной принципиальной схемы синтезируем общую модель интегральной структуры (рис. 6.23).

Представим компоненты принципиальной схемы в транзисторной схемотехнике (рис. 6.22) в виде моделей их интегральных структур и применим принцип функциональной интеграции.

#### 6.6.2. Принцип функциональной интеграции

Принцип функциональной интеграции заключается в следующем: если области одного типа разных компонентов имеют одинаковый потенциал (функцию), то их можно объединить в одну область.

Применив этот принцип к полученной схеме, можно объединить:

- внутреннее сопротивление источника тока *p<sub>R</sub>* с эмиттерной областью инжектирующего транзистора *p*<sub>1э</sub>;
- базу инжектирующего транзистора  $n_{25}$  с эмиттером логического то транзистора  $n_{29}$ ;
- коллектор инжектирующего транзистора *p*<sub>3к</sub> с базой логического транзистора *p*<sub>36</sub>.

В результате трехкратного применения принципа функциональной интеграции мы получаем модель интегрального ИИ, содержащего меньшее количество полупроводниковых областей (всего четыре); по сути, мы получаем новый элемент инжекционной схемотехники.

Таблица 6.5

#### Древовидная модель (N = 3) для реализации биполярного транзистора, схемы И и ИЛИ на два входа

Схема/элемент	Транзисторная схемотехника	Переходная схемотехника
Биполярный транзистор		

Схема/элемент	Транзисторная схемотехника	Переходная схемотехника
Схема И (конъюнктор)	РЕ <i>D</i> <sub>1</sub> <i>R</i> <i>A</i> <b>○</b> <del> </del> <i>C</i> <sub>1</sub> <i>B</i> <b>○</b> <i>B</i> <b>I I</b> <i>B</i> <b>I I</b> <i>B</i> <b>I</b> <i>B <b>I</b> <i>B <b>I</b> <i>B <b>I</b> <i></i></i></i></i>	n <sup>A</sup> p <sup>Bbix</sup> n <sup>B</sup>
Схема ИЛИ (дизъюнктор)	$A \circ p D_1 n$ $D_2 D_2 R$ $B \circ p M n$	р <sup>А</sup> пвых Н р <sup>В</sup>

Продолжение

Применяя принцип функциональной интеграции к элементам транзисторной схемотехники, получаем интересный результат: в переходной схемотехнике биполярный транзистор, схемы И и ИЛИ на два входа реализуются на структурах, имеющих одинаковую модель (табл. 6.5). Иначе говоря, на одинаковых структурах с различным функциональным управлением и назначением можно реализовать многие простейшие устройства.

## 6.7. Правила генерации структурных формул интегральных структур по математической модели ФИЭ

На основании технологических ограничений, анализа патентов и изобретений в области полупроводниковой микро- и наноэлектроники были сформулированы [85] основные правила преобразования графовых моделей в структурные формулы функционально-интегрированных элементов (ФИЭ), отражающие переход от абстрактной математической модели к реальной физической реализации интегральной структуры. Генерация интегральных структур ФИЭ выполняется с учетом следующих правил.

Правило 1. Для ФИЭ, математическая модель которых представлена графом, интегральная структура и технология ее изготовления определяются выбором корня дерева  $x^*$ , соответствующего подложке интегрального элемента, заданием свойств вершин (материалов), свойств и направлений ребер (внутренний или поверхностный переход).

Правило 2. Если математическая модель ФИЭ является деревом с корнем  $x^*$ , множеством маршрутов от корня  $M_x^*$  и максимальной длиной маршрутов (определяемой максимальным числом дуг), не превышающей трех, то для реализации интегральной структуры ФИЭ достаточно простейшей ЭПТ, по которой элемент выполняется внутри полупроводниковой пластины.

Определение 1. Дуга  $a_{\kappa}$  структурной формулы называется простой, если в интегральной структуре ей соответствует переход, сформированный с помощью операции диффузии внутри полупроводниковой пластины. Для структурных формул, содержащих только простые дуги, количество операций диффузии определяется максимальной длиной пути от корня.

*Определение* 2. Дуга  $a_m$  называется особой дугой, если в интегральной структуре элемента ей соответствует переход, образованный без помощи операции диффузии. Переходы, соответствующие особым дугам, расположены вне основной полупроводниковой пластины, в том числе на ее поверхности.

Определение 3. Вершина  $x_n$  называется внешней, если она инцидентна особой дуге. Внешней вершине соответствует область, образованная на поверхности другой области.

Правило 3. Если ФИЭ с математической моделью есть дерево с корнем  $x^*$ , множеством маршрутов от корня  $M_{x^*}$  и максимальной длиной маршрутов, превышающей три, то его интегральная структура может быть реализована с помощью технологических операций, формирующих переходы на поверхности полупроводниковой пластины, например эпитаксиального выращивания.

Структурные формулы таких интегральных структур содержат особые дуги и внешние вершины.

Правило 4. Если структурная формула содержит внешние вершины и особые дуги, то при восстановлении по структурной формуле интегральной структуры (для того чтобы различные области одного типа проводимости не объединялись в одну область, а области различного типа проводимости не образовывали лишние переходы) там, где это необходимо, должна быть введена диэлектрическая изоляция (как вертикальная, так и горизонтальная).

Правило 5. Для элемента, математическая модель которого содержит контуры, интегральная структура может быть реализована, когда в случае выполнения правил 1, 2, 3 и 4 каждый контур будет содержать хотя бы одну внешнюю вершину.

# 6.7.1. Пример. Генерация структур для моделей размерностью *N* = 8

Генерацию структуры элемента, математическая модель которого имеет длину, превышающую три, можно продемонстрировать на следующем примере.

Пусть математическая модель комплементарного биполярного элемента имеет вид (6.1).



В работе [85] показано, что математическая модель комплементарного элемента может быть реализована в ЭПТ, если максимальная длина дерева не превышает шести. Поэтому у данной модели только одна реализация — в простейшей эпитаксиально-планарной технологии.

Если подложкой (областью, содержащей весь элемент) считать область  $p_4^{F_4}$ , структурная формула такого элемента (модель интегральной структуры) будет иметь вид (6.2). Подложке элемента соответствует корень дерева, от него во все стороны «распространяется волна».



Структурная формула (6.2) с корнем  $p_4^{F_4}$  читается следующим образом: область  $p_4^{F_4}$  содержит области  $n_3^{F_3}$  и  $n_5^{F_5}$ . В свою очередь, область  $n_3^{F_3}$  содержит область  $p_2^{F_2}$ , в которой расположена область  $n_1^{F_1}$ , а в области  $n_5^{F_5}$  содержится область  $p_6^{F_6}$ , в которой расположены области  $n_7^{F_7}$  и  $n_8^{F_8}$ . Все переходы в таком элементе являются диффузионными.

Если критерием является максимальная плотность компоновки, корнем дерева выбирается вершина в его основании (6.3).



Представленная структурная формула соответствует комплементарному биполярному элементу с вертикальной интеграцией. Здесь особые



**Рис. 6.24.** Процедура генерации структурных формул интегральных структур по математической модели элемента переходной схемотехники: *a*) структурная формула элемента И–НЕ, *б*) структура элемента, выполненного по ЭПТ, *в*) структурная формула И–НЕ, *г*) структура элемента с локальными эпитаксиальными областями, *д*) структурная формула И–НЕ, *е*) структура элемента с многослойной (трехмерной) конструкцией

дуги расшифровываются так: «имеют непосредственный контакт». Такой элемент формируется с помощью технологических операций, создающих многослойные полупроводниковые области с различным типом проводимости.

Процедура генерации структурных формул полупроводниковых структур и соответствующие им структуры изображены на рисунке 6.24. Алгоритм генерации структурной формулы интегральной структуры по математической модели (с одним источником распространения волны) на ЭВМ строится следующим образом.



**Рис. 6.25.** Структурные формулы элементов *p*-*n*-схемотехники и соответствующие им интегральные структуры

1) Выбор (назначение) подложки (корня *x*\*). Для упрощения дальнейшего проектирования это, как правило, вершины с общими потенциалами:

- $T_i^E$  вершина, соответствующая полупроводниковой области, на которую подается напряжение питания *E*;
- $T_i^{\perp}$  вершина, соответствующая полупроводниковой области, на которую подается нулевой потенциал ("земля", в дадьнейшем нулевой потенциал будет обозначен либо  $F_0$ , либо ⊥).

Для реализации на проектируемых структурах дополнительных логических функций (И, ИЛИ) в качестве корня выбирается одна из двух вершин:

- $T_i^{F_{\text{BX}}}$  вершина, соответствующая полупроводниковой области, на которую подается входной сигнал;
- $T_i^{F_{\text{Bbix}}}$  вершина, соответствующая полупроводниковой области, с которой снимается выходной сигнал.

2) Распространение волны от заданного корня [преобразование неориентированного графа  $G(X, A, \Gamma)$  в ориентированный  $\overline{G}(X, A, \Gamma)$ ].

3) Назначение особых дуг (вывод полупроводниковых областей, соответствующих стокам особых дуг в следующий полупроводниковый слой).

4) Анализ на ЭВМ интегральной структуры, соответствующей полученной структурной формуле, с учетом параметров транзисторных структур различного типа.

Применение правил особых дуг и внешних вершин позволяет увеличить плотность компоновки элементов. Так, плотности компоновки структур (6.2) и (6.3) отличаются: у структуры с формулой (6.3) она больше. Примеры структурных формул ФИЭ и соответствующие им интегральные структуры представлены на рисунке 6.25.

Общий алгоритм генерации структурных формул основан на применении четвертичной системы счисления. Поставим в соответствие цифрам этой системы следующие переходы:

$$a_{k} = \begin{cases} 1, & \text{если} \quad x_{i} \to x_{j}; \\ 2, & \text{если} \quad x_{i} \leftarrow x_{j}; \\ 3, & \text{если} \quad x_{i} \Rightarrow x_{j}; \\ 4, & \text{если} \quad x_{i} \leftarrow x_{j}. \end{cases}$$

Первому переходу соответствует диффузионный переход, причем область  $x_i$  содержит область  $x_j$ . Второму переходу также соответствует диффузионный переход, но здесь область  $x_j$  содержит область  $x_i$ . Третьему и четвертому переходам соответствуют переходы между различными полупроводниковыми слоями, для третьего перехода область  $x_j$  расположена над областью  $x_i$ , для четвертого — область  $x_i$  над областью  $x_j$ .

# 6.8. Реализации переходных схем на базе инжекционного инвертора

# 6.8.1. Инжекционный инвертор с торцевым инжектором (схема HE)

Транзисторная схема инжекционного инвертора (ИИ) состоит из двух транзисторов: логического транзистора n-p-n-типа ( $T_{\rm J}$ ) (название следует из того, что он выполняет функцию инверсии) и инжектирующего транзистора p-n-p-типа ( $T_{\rm H}$ ), осуществляющего «питающую» функцию источника тока (рис. 6.26, 6.27).





**Рис. 6.26.** Обозначения ИИ в функциональных схемах

Рис. 6.27. Эквивалентная транзисторная схема ИИ

Топология ИИ с торцевым инжектором очень проста и занимает значительно меньшую площадь на кристалле, чем обычный биполярный инвертор (рис. 6.28).

С точки зрения структуры или переходной схемотехники, ИИ с торцевым инжектором (рис. 6.28, a) представляет собой область p-типа, на которую подается входной сигнал, содержащая несколько областей n-типа, с которых снимается выходной сигнал.

Коллекторов логического транзистора *n*-*p*-*n*-типа (выходных областей) столько, сколько подобных нагрузочных вентилей необходимо подключить к выходу ИИ (рис. 6.29, 6.30).



Рис. 6.28. ИИ с торцевым инжектором: а) топологии, б) обозначения на схемах



Рис. 6.29. Топология и структура ИИ с торцевым инжектором с тремя выходами, *a*) топология, б) интегральная структура

Обычно их количество не должно превышать шести. Питание обеспечивает инжектор *p*-типа (эмиттер инжектирующего транзистора), который является общим для нескольких инвертирующих транзисторов.

В ИИ с торцевым инжектором инжектирующий транзистор является горизонтальным (рис. 6.29), а логические транзисторы — вертикальными с инверсной структурой [эмиттерная область содержит базовую, в которой размещен(ы) коллектор(ы)].

*Недостаток* ИИ с торцевым инжектором заключается в том, что при увеличении количества выходов инвертора более удаленный от контакта нулевого потенциала логический транзистор n-p-n-типа работает в худших условиях (рис. 6.31).

Потенциал в области эмиттера под его базой все больше отличается от нуля, и при подаче на базу (вход) логической единицы соответствующий транзистор может просто не открыться, что приведет к нарушению работоспособности элемента — он не будет выполнять свою логическую функцию.



Рис. 6.30. Эквивалентная транзисторная схема ИИ с тремя коллекторами



Рис. 6.31. Распределение потенциалов в эмиттерной области логического ИИ с торцевым инжектором



**Рис. 6.32.** Структура (*a*) и окончательная топология (*б*) и группы ИИ с торцевым инжектором

Чтобы устранить этот недостаток, потребуется дополнительная  $n^+$ -область с низким сопротивлением. Это позволит обеспечить потенциал, равный 0 В вокруг и под каждой выходной областью ИИ (рис. 6.32).

#### 6.8.2. НСТЛ: непосредственно связанная транзисторная логика (схема НЕ–Монтажное И)

В классической схемотехнике НСТЛ — вентиль, реализующий логическую функцию ИЛИ-НЕ, который получается в результате объединения по выходам нескольких обычных биполярных инверторов с коллекторной нагрузкой (рис. 6.33, *a*). Количество объединяемых инверторов определяет количество входов вентиля НСТЛ (рис. 6.33, *б*). В транзисторной схемотехнике биполярная схема НСТЛ представляет



**Рис. 6.33.** Вентиль НСТЛ: *а*) синтез, *б*) обозначение в функциональных схемах, *в*) транзисторная схема, *г*) модель в переходной (структурной) схемотехнике

собой параллельное соединение биполярных транзисторов с резистивной нагрузкой в общей коллекторной цепи (рис. 6.33, *в*).

Входные сигналы подаются на базы транзисторов, выходной сигнал снимается с общего коллектора. В переходной схемотехнике, предназначенной для реализации в нанотехнологии, схема НСТЛ представляет собой граф, изображенный на рисунке 6.33, г. О технологической реализации такой схемы будет рассказано далее.

**Работа НСТЛ без нагрузки.** Рассмотрим работу вентиля НСТЛ на два входа без нагрузки. Работа вентиля НСТЛ описана в таблице 6.6.

Таблица 6.6

Вход	Состояние транзисторов	Выход
$U_A = U_B = U^0$	Т <sub>1</sub> , Т <sub>2</sub> — закрыты	U <sub>вых</sub> ~ <i>E</i> (1)
$U_A = U^0, U_B = U^1$	Т <sub>1</sub> — закрыт, Т <sub>2</sub> — открыт, должен быть насыщен.	$U_{\rm Bbix} = U_{\rm K3H} = 0,1\div0,3$ B (0)
$U_A = U^1, U_B = U^0$	Т <sub>2</sub> — закрыт, Т <sub>1</sub> — открыт, должен быть насыщен.	$U_{\rm Bbix} = U_{\rm K3H} = 0,1\div0,3$ B (0)
$U_A = U_B = U^1$	Т <sub>1</sub> , Т <sub>2</sub> — открыты, должны быть насыщены.	$U_{\rm BMX} = U_{\rm K3H} = 0,1\div0,3$ B (0)

#### Работа вентиля НСТЛ

Работа НСТЛ с нагрузкой. Рассмотрим более подробно работу НСТЛ при подключении к ее выходу *n* нагрузочных схем (рис. 6.34).



Рис. 6.34. НСТЛ с нагрузочными схемами

Подадим на оба входа A и B низкие уровни напряжения, соответствующие логическому нулю:  $U_A = U^0$ ,  $U_B = U^0$ . Напряжения на переходах база–эмиттер транзисторов  $T_1$  и  $T_2$  равно нулю, оба транзистора закрыты. Ток от источника питания через резистор R течет в нагрузку. Этот ток поступает в базы нагрузочных транзисторов  $T_1^1,...T_1^n$  и открывает эти транзисторы. При этом на выходе исследуемой схемы устанавливается высокий уровень напряжения (логическая единица):

$$U^1 = E - nI_{\text{бнас}} R = u_{\text{бан}}$$

Если хотя бы на один из входов исследуемой схемы подать высокий уровень напряжения, соответствующий транзистор будет открыт и насыщен, ток от источника питания потечет через открывшийся транзистор (ток коллектора насыщения), на выходе схемы установится низкий уровень напряжения (напряжение коллектор–эмиттер насыщения):

$$U^0 = u_{\scriptscriptstyle \mathrm{K} \ni \mathrm{H}} = u_{\scriptscriptstyle \mathrm{K} 0} + R_{\scriptscriptstyle \mathrm{K}} I_{\scriptscriptstyle \mathrm{K} \mathrm{Hac}}$$

Достоинство НСТЛ: так как эта логика реализует логическую функцию ИЛИ–НЕ, то является функционально полным вентилем, то есть на нем можно реализовывать сколь угодно сложные логические схемы.

Недостатки НСТЛ:

- невысокий уровень логической единицы при наличии нагрузки и, как следствие, низкий запас помехоустойчивости по отрицательной помехе;
- избыточность изолирующих переходов транзисторов и резистора;
- если не применять принцип функциональной интеграции, схема имеет большую площадь, что приводит к увеличению задержки;
- с увеличением количества входов вентиля увеличивается его задержка из-за влияния параллельного соединения паразитных емкостей переходов база-коллектор транзисторов (сложение емкостей).

Задание. Попробуйте изобразить структуру НСТЛ с общим коллектором и с общим эмиттером, а также с *m*-базами.

#### 6.8.3. Инжекционный вентиль НСТЛ

Чтобы провести схемотехническую оптимизацию вентиля НСТЛ, для объединения по выходам можно взять не обычные биполярные инверторы с резистивной нагрузкой в коллекторе, а инжекционные инверторы (рис. 6.35).









Рис. 6.35. Инжекционная схема НСТЛ: *a*) транзисторная схема, *б*) топология, *в*) интегральная структура

#### 6.9. Схемотехника инжекционных схем

Для того чтобы спроектировать сложный компьютер, нужно иметь функционально полный схемотехнический базис. Вентили И–НЕ и ИЛИ–НЕ являются функционально полными. Обратите внимание: оба они реализуют функцию инверсии. Поэтому при создании любого нового схемотехнического базиса нужно начинать с синтеза инвертора, потом искать, как схемотехнически реализуется дизъюнкция и конъюнкция, и на основе полученных решений синтезировать функционально полные вентили ИЛИ–НЕ и И–НЕ, а уж потом на основании алгоритмов проектирования создавать сложные логические схемы.

Второй подход заключается в поиске альтернативных методов реализации дизъюнкции и конъюнкции при наличии инвертора. В схемотехнике И<sup>2</sup>Л как раз используется второй подход.

Рассмотрим основные вентили инжекционной схемотехники: инвертор, вентили ИЛИ–НЕ и И–НЕ и др.

#### 6.9.1. Инжекционный инвертор

В инжекционных инверторах (рис. 6.36, 6.37) каждый логический транзистор питается от индивидуального источника тока в цепи его базы, а проблема равномерного распределения выходного сигнала между параллельно включенными нагрузками решается с помощью многоколлекторного транзистора, причем каждый коллектор в ИИ рассматривается как независимый источник выходного сигнала.



**Рис. 6.36.** ИИ с торцевым инжектором с одним выходом: *a*) обозначение, б) транзисторная схема, *b*) топология



Рис. 6.37. ИИ с торцевым инжектором с тремя выходами: *a*) обозначение, б) транзисторная схема, *b*) топология

Наличие нескольких коллекторов позволяет получать развязанные логические выходы для одной ключевой схемы, что значительно облегчает построение сложных логических схем.

#### 6.9.2. Реализация дизъюнкции. Инжекционная схема ИЛИ–НЕ/ИЛИ

Из схемы, представленной на рисунке 6.38, возникает понимание реализации логических функций на соединениях, в частности монтажной функции И (М<sub>и</sub>).

С выхода каждого инвертора снимается инверсный входной сигнал, а при объединении выходов получается произведение этих инверсных входных сигналов. Так что именно на объединяющем выходы соедине-



**Рис. 6.38.** Реализация функции Монтажное И



**Рис. 6.39.** Транзисторная схема И<sup>2</sup>Л вентиля ИЛИ–НЕ/ИЛИ



Рис. 6.40. Топология И<sup>2</sup>Л вентиля ИЛИ-НЕ/ИЛИ

нии реализуется дополнительная логическая функция, которая называется Монтажное И ( $M_{\mu}$ ).

По сути, мы рассмотрели принцип создания функционально полного вентиля НСТЛ, реализующего функцию ИЛИ–НЕ. Используя тот прием, можно синтезировать инжекционную схему, реализующую функцию ИЛИ–НЕ/ИЛИ (рис. 6.39, 6.40).

Объединение выходов ИИ дает инверсию суммы входных сигналов, а если воспользоваться вторыми коллекторами и еще раз пропустить эту функцию через инвертор, то получится просто логическое сложение (дизъюнкция). Следовательно, для реализации сложения в инжекционном базисе требуется три ИИ.

#### 6.9.3. Схемная реализация конъюнкции. Инжекционная схема И–НЕ/И

В базисе И<sup>2</sup>Л конъюнкцию аргументов на соединениях можно получить только в том случае, когда аргументы снимаются с выходов ИИ (рис. 6.41) или с коллекторов логических транзисторов ИИ. Таким образом, для схемной реализации конъюнкции двух аргументов потребуется четыре ИИ.

Используя этот прием, можно синтезировать инжекционную схе-



Рис. 6.41. Реализация конъюнкции

му, реализующую функцию И-НЕ/И (рис. 6.42, 6.43).

Функционально полный инжекционный вентиль И–НЕ более громоздкий, чем ИЛИ–НЕ, для его реализации требуется пять ИИ. В математической модели структуры, представленной на рисунке 6.44, наблюдается избыточность переходов. Компьютерный синтез моделей функционально полных вентилей показывает, что логичес-





**Рис. 6.42.** Инжекционная схема И–НЕ/И. Транзисторная схема

**Рис. 6.43.** Инжекционная схема И-НЕ/И. Топология

кую функцию И–НЕ с двумя аргументами можно реализовать уже на 8-и полупроводниковых областях.

Отметим *недостатки* вентильного проектирования инжекционных схем. В обоих инжекционных вентилях (И–НЕ, ИЛИ–НЕ) логический транзистор является инверсным, вследствие чего коэффициент усиления транзистора  $\beta$ , пропорциональный  $S_k/S_v$ , невелик (он равен 2–5). Поэто-



Рис. 6.44. Элемент И–НЕ в базисе И<sup>2</sup>Л: *a*) схема, *б*) топология, *в*) графовая модель интегральной структуры (*N* = 12)

му для каждой нагрузки приходится делать свой выход (дополнительный коллектор логического транзистора), что приводит к «раздуванию» площади схемы, увеличению паразитной емкости и, как следствие, к ухудшению ее быстродействия. Следует отметить неоптимальное количество p-n-переходов для реализации функционально полных вентилей в данной реализации.

Ввиду этих особенностей схемотехники И<sup>2</sup>Л при проектировании сложных схем, как правило, применяются не функционально полные вентили, а лишь дополнительная логическая функция, реализуемая на соединениях. Используемый алгоритм представлен далее.

### 6.10. Алгоритм проектирования сложных схем в схемотехнике И<sup>2</sup>Л

Алгоритм проектирования сложных схем в схемотехнике  $\mathrm{M}^2 \mathrm{J}$  можно записать так:



Эта запись читается:

- взять МКНФ(F) минимальную конъюнктивную нормальную форму функции F;
- взять двойное почленное отрицание (над каждой суммой);
- раскрыть внутренние отрицания, используя закон Де Моргана, оставив внешнее отрицание. Иначе говоря, инверсии сумм необходимо превратить в произведение инверсий.



**Рис. 6.45.** Реализация функции  $F = ab \cdot dc$  в схемотехническом базисе И<sup>2</sup>Л

Нужно привести логическое уравнение к виду, где присутствуют только конъюнкции и инверсии.

Рассмотрим использование алгоритма на примере. Спроектируем схему, реализующую функцию

$$F = (a+b)(c+d)$$

в базисе И<sup>2</sup>Л.

В соответствии с алгоритмом проектирования преобразуем правую часть равенства:

$$F = (a+b)(c+\overline{d}) = (\overline{a+b})(\overline{c+d}) = (\overline{ab})(\overline{cd}),$$

и реализуем это уравнение в базисе И<sup>2</sup>Л (рис. 6.45).

#### 6.11. Другие типы инжекционных схем

Существенным преимуществом  $И^2 Л$ -элементов является то, что схемы, выполненные на их основе, могут работать в широком диапазоне токов. Это позволяет изменять их рабочую частоту за счет изменения тока инжектора и значительно, на четыре-пять порядков, уменьшать ток в схемах без нарушения их работоспособности. Инжекционные логические схемы способны работать при сверхмалых токах (1 нА), в связи с чем возникает необходимость токовой совместимости их с другими схемами.

Базовая схема  ${\rm M}^2{
m J}$  типа может быть использована в качестве усилителя тока, если принять во внимание то обстоятельство, что выходной ток открытого вентиля пропорционален суммарной площади, занимаемой коллекторными переходами.

Поэтому усиление можно получить с помощью каскадирования элементов  $И^2 Л$  с соответствующим увеличением площади коллекторов от каскада к каскаду (рис. 6.46).



Рис. 6.46. Усилитель на элементах И<sup>2</sup>Л: *а*) топология, *б*) транзисторная эквивалентная схема



**Рис. 6.47.** Эквивалентная схема для моделирования 4-коллекторного транзистора инжекционного усилителя

Схема, описанная выше, используется тогда, когда необходимо в одном устройстве совместить, например, схемы И<sup>2</sup>Л и ТТЛ.

Этот принцип также можно использовать при проектировании преобразователей уровней и при проектировании аналогово-цифровых преобразователей. Для моделирования на компьютере составной 4-коллекторный транзистор из схемы, изображенной на рисунке 6.46, может быть представлен эквивалентной схемой (рис. 6.47) из четырех биполярных транзисторов, у которых объединены базы, эмиттеры и коллекторы.

Задание. Спроектируйте инжекционный усилитель (см. схему рис. 6.47) в трехмерной (вертикальной) реализации.

# Глава 7

# ПЕРЕХОДНАЯ СХЕМОТЕХНИКА. СИНТЕЗ МАТЕМАТИЧЕСКИХ МОДЕЛЕЙ

### 7.1. Операция объединения для синтеза моделей ФИЭ

Инжекционный инвертор — основа инжекционной схемотехники. Он был получен с использованием принципа функциональной интеграции при одновременном отказе от традиционной транзисторной схемотехники в пользу более углубленной схемотехники интегральных структур, в которой элементами являются не транзисторы как таковые, а их части — полупроводниковые переходы. Для описания элементов, подобных инжекционному инвертору, необходим иной математический аппарат, иные схемотехнические модели.

Основой принципа функциональной интеграции и наиболее часто употребляемой операцией над математическими (графовыми) моделями элементов переходной схемотехники, используемой как для компьютерного, так и обычного синтеза новых моделей, становится операция объединения.

Объединением (U) графов (моделей элементов)  $G_i(X_i, A_k, \Gamma_j)$  называется граф (модель)  $G(X, A, \Gamma)$ , для которого

$$x = \bigcup_{i=1}^{N} x_i, \quad A = \bigcup_{k=1}^{L} A_i,$$

а предикат  $\Gamma$  индуцирован предикатами  $\Gamma_i$ , i = 1, ... L. При объединении вершин, в отличие от обычного способа получения функционально-интегрированных элементов (ФИЭ), вводится дополнительное условие: если

$${}^{\exists}T_{j}^{Fij} = x_{ij} \in X_{i} \& T_{k}^{F_{mk}} = x_{mk} \in X_{m}, i \neq m, j \neq k$$

и выполняется условие  $T_{j} = T_{k}$  &  $F_{ij} = F_{mk}$ , то  $x_{ij} \cup x_{mk}$ , или

$$T_{j} = T_{k} \& ((\phi_{j}(F_{ij}) - \xi_{k}) < \phi_{j}(F_{ij}) < (\phi_{j}(F_{ij}) + \xi_{k})| \\ |(\phi_{k}(F_{mk}) - \xi_{k}) < \phi_{k}(F_{mk}) < (\phi_{k}(F_{mk}) + \xi_{k})),$$

где:  $\phi_j$  ( $F_{ij}$ ),  $\phi_k$  ( $F_{mk}$ ) — значения параметров функциональных частей  $F_{ij}$ и  $F_{mk}$ ,  $\xi_k$  — некоторая малая величина, представляющая собой допустимое абсолютное отклонение параметра функциональной части  $\phi_k$  ( $F_{mk}$ ).

Введение дополнительного условия может приводить к получению нескольких новых математических моделей, содержащих в результате

«склеивания» меньшее количество вершин (областей структуры), чем в случае объединения принципиальных схем согласно принципам транзисторной схемотехники.

Математическое моделирование ФИЭ естественно начинать с малых размерностей. Графу, состоящему из одной вершины (N = 1), соответствует область с определенными электрофизическими свойствами (например, подложка *p*-типа). Для N = 2 примерами могут служить графы вида p-n (переход между областями *p*- и *n*-типа, выполняющий функцию диода),  $p-SiO_2$  (область *p*-типа, покрытая слоем двуокиси кремния) и т. д.

Для N = 3 граф p - n - p (модель полупроводниковой структуры транзистора) есть результат объединения моделей p - n-переходов:

Математические модели инжекционных инверторов (N = 4) получаются в результате объединения моделей разнотипных транзисторов с учетом необходимости токового питания  $F_1$  базы n-p-n-транзистора и того факта, что потенциал базы p-n-p-транзистора  $F_6$  должен быть меньше напряжения питания E на величину напряжения на открытом переходе  $U_{p-n}$ . Если потенциал на выходе структуры  $F_{\text{вых}}$  не превышает  $U_{p-n}$ , а  $F_0 = 0$  В, то при  $E \ge (F_{\text{вых}} + U_{p-n})$  можно считать, что  $n^{F_6} = n^{F_{\text{вых}}}$  (и равно  $n^{\perp}$ ), то есть вершина  $n^{F_6}$  может «склеиваться» с вершинами  $n^{\perp}$  и  $n^{F_{\text{вых}}}$ .

В результате применения дополнительного условия объединения получаются две модели инжекционного инвертора [15, 85]:

Для реализации логических функций И, ИЛИ в транзисторной схемотехнике используются многоэмиттерные (МЭТ) и многоколлекторные (МКТ) транзисторы, а также схема с непосредственно связанными транзисторами (НСТЛ), точнее, с общими эмиттерами и общими коллекторами (без коллекторной резистивной нагрузки); эта схема при наличии коллекторной нагрузки реализует функцию НЕ–Монтажное И, или функцию Пирса (ИЛИ–НЕ). Их математические модели (N = 4) получаются в результате объединения транзисторных структур (N = 3) и описываются уравнением (7.3). Уравнение синтеза (7.4) описывает синтез ФИЭ НЕ–И, ИЛИ–НЕ. Они являются функционально полном логическим базисом, пригодным для построения сколь угодно сложных комбинационных схем ЭВМ.

Для синтеза использована первая модель ИИ (G4.1), полученная в уравнении (7.2).


Уравнения (7.5) и (7.6) аналогичны уравнению (7.4), только в уравнении (7.5) исходными моделями для синтеза являются вторые модели ИИ, а для уравнения (7.6) — первая и вторая модели.

Преимущество предлагаемого подхода к синтезу в нетранзисторной (переходной) схемотехнике очевидно: для реализации элемента ИЛИ–НЕ на два входа в транзисторной схемотехнике требуется восемь *p*–*n*-переходов.

Если синтез проводить на уровне физической структуры (в переходной схемотехнике), аналогичный элемент реализуется на пяти p-n-переходах [уравнения (7.4)–(7.6)].

При объединении в графовых моделях элементов возникают паразитные транзисторы, влияние которых необходимо учитывать при дальнейшем проектировании.



При объединении графов многоэмиттерного транзистора и графовых моделей ИИ с использованием дополнительного условия получаем модель комплементарного биполярного элемента И с питанием через p-n-p-транзистор:  $F_{\rm H}$  — некоторый потенциал, близкий к нулю вольт.

Модель (7.7) размерностю, равной 5, при объединении с моделями ИИ дает класс комплементарных биполярных элементов И–НЕ размерностью N = 8.



Результатом синтеза являются двенадцать математических моделей, обладающих большим разнообразием параметров мощности, помехоустойчивости, задержки переключения. Среди этих элементов есть элементы, работающие по принципу КМОП-схем: они не потребляют мощности в одном из статических режимов. Элементы данного класса содержат на три p-n-перехода меньше, чем их транзисторный аналог — ТТЛ с простым инвертором. Подробно данный класс описан в схемотехнике ТТЛ.

Аналогичным образом получаются неизбыточные модели ФИЭ ИЛИ–НЕ, работающие по принципу переключения тока (переходной аналог ЭСЛ), специальные и запоминающие элементы ЭВМ. Эти элементы также будут подробно рассмотрены в соответствующих главах.

Если рассмотренный подход применять при объединении математических моделей логических элементов И–НЕ, ИЛИ–НЕ и т. д. в комбинационные устройства по правилам алгебры логики, а также объединении запоминающих ячеек в запоминающие устройства, то возможна дополнительная функциональная интеграция и оптимизация физической структуры устройства по количеству переходов.

## 7.2. Пример проектирования схемы размерностью N = 4 в переходной (интегральной) схемотехнике

Синтез математической модели (операция объединения). При объединении по выходам математических моделей двух n-p-n-транзисторов [НСТЛ без питания или «зависимое» ИЛИ (ИЛИ, реализуемое только при наличии нагрузки)] области, имеющие одинаковые потенциалы, объединяются в одну, и мы получаем циклическую модель ФИЭ с размерностью, равной 4:



При объединении вершин образуются паразитные транзисторы с базой в вершине объединения. Этот факт необходимо учитывать как при синтезе интегральных структур, так и при их анализе на компьютере (при моделировании). Преобразование математической модели для конкретной технологии (операция разбиения). Если математическая модель содержит циклы, ее нельзя реализовать напрямую в ЭПТ. «Подгоняя» модель под конкретные технологии, в случае необходимости, циклы графа можно «рассредоточить», вводя взамен одной вершины нужное количество идентичных вершин [операция разбиения (7.9)].



При этом нельзя забывать, что они должны иметь одинаковый потенциал, например за счет общего соединения. «Разбиение» циклов моделей приводит к увеличению количества областей и соединений между ними.

Синтез интегральной структуры схемы. С учетом вышеописанных правил и принципов у одной математической модели может быть множество технологических реализаций, доступных или недоступных (не разработанных) в настоящее время (рис. 7.1).

При синтезе интегральной структуры необходимо помнить о двух важных вещах.

**1.** Создание рабочих транзисторных структур (базы этих транзисторов на рисунке 7.1, *а* отмечены круглой скобкой). В нашем случае это:

$$n^{\text{BMX}} - p^{\text{BX}_1} - n^{\perp}$$
 и  $n^{\text{BMX}} - p^{\text{BX}_2} - n^{\perp}$ .

Транзисторный эффект достигается необходимыми концентрациями носителей в конкретных областях и определенной толщиной базовых областей  $p^{Bx_1}$  и  $p^{Bx_2}$ ;

**2.** Устранение влияния паразитных транзисторов. На рис. 7.1, *а* соответствует:

$$p^{_{\text{BX}_1}} - n^{\perp} - p^{_{\text{BX}_2}}$$
 и  $p^{_{\text{BX}_1}} - n^{_{\text{BMX}}} - p^{_{\text{BX}_2}}$ 

Их влияние можно устранить, либо увеличивая расстояние между *p*-областями, либо разбивая циклы только на рабочие транзисторы, как это делается в транзисторной схемотехнике. Но уход в транзисторную схемотехнику приводит к увеличению числа подобных вершин математических моделей элементов, то есть к дополнительному количеству полупроводниковых областей и соединений, что делает этот элемент неоптимальным и непригодным для максимальной плотности упаковки интегральных структур наносхем.



Рис. 7.1. Пример проектирования ФИЭ: *a*) математическая модель (объединение двух *n*−*p*−*n*-транзисторов по эмиттерам и коллекторам *n*<sup>вых</sup> = *n*<sub>1</sub><sup>вых</sup> ∪ *n*<sub>2</sub><sup>вых</sup>, *б*) вертикальная оптимальная интегральная структура, *в*) вертикальная структура с разбиением вершины, *г*) горизонтальная структура на изоляторе

# 7.3. Синтез интегральных структур схем HE размерностью *N* = 4

В режиме синтеза математических моделей уже были получены две общие модели ИИ G4.1 и G4.2 размерностью N = 4 (20). Используя общий алгоритм генерации интегральных структур по математической модели, для каждой можно получить по 64-е интегральных варианта.

Часть результатов генерации структур вышеописанным методом приведена в таблицах 7.1 и 7.2 (разд. 7.5). Из них следует, что в некоторых интегральных структурах p-n-переходы ИИ содержатся в полупроводниковых областях, на которые либо подается входной сигнал, либо они являются выходными, то есть с них снимается выходной сигнал. Это очень удобно для проектирования на ИИ элементов с более сложными логическими функциями (например, объединение выходных сигналов в одной полупроводниковой области — как в транзисторном аналоге для НСТЛ). Однако для таких структур требуется дополнительная изоляция (наиболее приемлемая здесь диэлектрическая изоляция, но не для одного инвертора, а для группы инверторов, объединенных для реализации сложной функции, как показано на рисунке 7.2 в разд. 7.5). Приведенные далее в таблицах 7.1 и 7.2 (разд. 7.5) структуры ИИ содержат p-n-p- и n-p-n-транзисторы различных типов (вертикальные нормальные, вертикальные инверсные, горизонтальные, вертикально- горизонтальные и т. д.), поэтому все они имеют различные массово-габаритные, статические и динамические параметры.

В таблице 7.3 приведен сравнительный анализ 10 инжекционных инверторов (разд. 7.5). Видно, что наиболее широко применяемые в настоящее время инжекционные структуры G4.1.1 и G4.1.2 с известной математической моделью G4.1, у которых мощность и плотность компоновки на порядок лучше, чем у обычного инвертора, обладают худшими параметрами, чем аналогичные структуры с другой математической моделью. Плотность компоновки СБИС увеличивается почти на порядок при переходе к технологии, предусматривающий более, чем один полупроводниковый слой, то есть при переходе к многослойным, или трехмерным, технологиям. Уменьшение габаритов приводит к снижению суммарной паразитной емкости элемента и, как следствие, — к увеличению быстродействия.

Из приведенных таблиц видно, что наибольшего эффекта в улучшении параметров элементной базы микро- и наноэлектроники и вычислительной техники можно добиться при одновременном изменении схемотехники и технологии изготовления ИС.

### 7.4. Анализ ФИЭ с математической моделью G4.2 на примере интегральной структуры G4.2.2 и ее сравнение с инжекционным инвертором G.4.1.2

Улучшение показателей ИС наблюдается при переходе к модели G4.1.2 (табл. 7.1) с аналогичным инвертором G4.2.2 (табл. 7.2). ИИ со структурой G4.1.2 содержит инжектирующий p-n-p- и инвертирующий логический n-p-n-транзисторы. Интегральная структура ФИЭ G4.1.2, изображенная на рисунке 7.2, a, кроме ориентированного графа G4.1.2 может быть описана формулой:

$$n_2^{\perp}(p_1^{E}, p_3^{F_{\scriptscriptstyle \mathrm{BX}}}(n_4^{F_{\scriptscriptstyle \mathrm{BMX}}})),$$

где  $n_2^{\perp}$  — полупроводниковая область *n*-типа, на которую подается нулевой потенциал  $\perp$ , содержащая две области *p*-типа. На одну из них  $(p_1^E)$ подается напряжение питания, на другую  $(p_3^{F_{\text{вх}}})$  — входной сигнал. В последней содержится область *n*-типа  $(n_4^{F_{\text{вых}}})$ , с которой снимается выходной сигнал. Скобки в приведенной только что формуле «говорят» о вложенности областей, причем открывающая скобка интерпретируется как знак «содержит», а запятая — как логическое И.

### 7.5. Правила описания интегральных структур

Как видно из приведенного выше примера, возможна запись структурных формул интегральных структур с использованием следующих правил:

- первый член формулы слева соответствует полупроводниковой области, содержащей весь элемент (корень находится в структурной формуле — ориентированном графе);
- элемент формулы определяет качественный состав части интегральной структуры (*p*-или *n*-тип области для *p*-*n*-схемотехники);
- верхние индексы определяют систему функционального управления (*E*, ⊥) и систему назначения входов и выходов интегрального элемента (*F*<sub>вх</sub>, *F*<sub>вых</sub>);
- нижние индексы соответствуют нумерации частей интегральной структуры и математической модели элемента; если нет дублирования номеров, а также их пропусков, то максимальное значение нижнего индекса определяет размерность ФИЭ;
- открывающая круглая скобка расшифровывается как «содержит» и соответствует внутреннему переходу структуры.

Если формула содержит только круглые скобки, то степень их вложения определяет количество операций диффузии. Открывающая квадратная скобка соответствует поверхностному переходу и расшифровывается как «имеет непосредственный контакт». Степень вложения квадратных скобок соответствует числу полупроводниковых слоев ФИЭ. При записи структурных формул, имеющих контуры, возможно дублирование элементов в формуле, записанной с помощью этих правил.

В интегральной структуре ФИЭ G4.1.2 областью, с которой снимается выходной сигнал, является область  $n_4$ , содержащаяся в области  $p_3$ . Поэтому для реализации логической функции НЕ–И (ИЛИ–НЕ) при объединении выходных сигналов требуются шины металлизации (рис. 7.2, б), проходящие через каждый объединенный инвертор.

 $He docmam \kappa a {\it mu}$ интегральной структуры ФИЭ G4.1.2 являются:

- наличие металлизированных соединений, объединяющих изолированные выходы инверторов для реализации дополнительной логической функции; эта объединяющая металлизация составляет примерно 25–30% всей металлизации и уменьшает быстродействие, надежность и плотность компоновки СБИС;
- наличие n<sup>+</sup>-областей между ИИ, используемых для увеличения коэффициента усиления по току (всего 1,5–2). Это ограничивает нагрузочную способность инвертора [42], а кроме того, увеличивает площадь элемента, длину соединений, что уменьшает плотность компоновки СБИС и их быстродействие.

Таблица 7.1

Часть интегральных структур инжекционных инверторов с математической моделью G4.1

Номер ФИЭ	8	G4.1.1	G4.1.2
Приме- чание	7		
Транзистор <i>n-р-n</i> -типа	9	Вертикальный, инверсный	Вертикальный, инверсный
Транзистор <i>р-п-р</i> -типа	5	Вертикальный, инверсный	Горизонталь- ный
Интегральная структура ФИЭ	4	$p_1^E \begin{bmatrix} n_2^{F_{\text{max}}} & n_4^{F_{\text{max}}} \\ p_3^{F_{\text{max}}} & n_4^{F_{\text{max}}} \end{bmatrix}$	$\begin{bmatrix} p_1^E \\ p_1^E \\ n_2^L \end{bmatrix} \begin{bmatrix} f_{\text{Bux}} \\ n_4^{\text{Bux}} \\ n_2^L \end{bmatrix}$
Структурная формула ФИЭ	ო	$p_1^E  ightarrow n_2^\perp  ightarrow p_3^{F_{ m aux}}  ightarrow n_4^{H_{ m aux}}$	$egin{array}{c} p_1^E \ & \uparrow \ & \uparrow \ & n_2^\perp  o p_3^{ m E_{Buck}} \to n_4^{ m E_{Buck}} \end{array}$
Принципиальная схема в транзисторной схемотехнике	2	B B B B B B B C C C C C C C C C C C C C	
Матема- тическая модель ИИ	<del></del>	$D_{2}^{P} \stackrel{D}{\bullet} $	D <sub>3</sub> <sup>F<sub>Ex</sub> D<sub>4</sub></sup>

Номер ФИЭ	8	G4.1.3	G4.1.4	G4.1.5
Приме- чание	7	Требуется диэлект- рическая изоляция	Требуется диэлект- рическая изоляция	
Транзистор <i>п–р–п</i> -типа	9	Горизонталь- ный	Вертикальный, инверсный	Вертикальный, инверсный
Транзистор <i>р-п-р</i> -типа	£	Вертикальный, инверсный	Вертикальный, инверсный	Вертикальный, инверсный
Интегральная структура ФИЭ	4	$\begin{bmatrix} & \rho_1^F_{\text{Bux}} \\ & & \rho_3^F_{\text{Bux}} \end{bmatrix}$	$\begin{array}{c c} & & & \\ & & & & \\ & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & &$	$\begin{bmatrix} n_{4_{\text{mix}}}^{F_{\text{mix}}} & \\ n_{3}^{F_{\text{mix}}} \\ D_{1}^{E} \end{bmatrix}$
Структурная формула ФИЭ	ო	$egin{array}{c} n_4^{F_{ m maxk}} & \ n_4^{F_{ m maxk}} & \ \uparrow & \ p_3^{F_{ m max}}  ightarrow n_2^{-}  ightarrow p_1^{-} \end{array}$	$n_4^{F_{ m BbK}}  o p_3^{F_{ m BbK}}  o n_2^{\perp}  o p_1^E$	$p_1^E  ightarrow n_2^\perp  ightarrow p_3^{ m Fw}  ightarrow n_4^{ m max}$
Принципиальная схема в транзисторной схемотехнике	2	E BBIX		
Матема- тическая модель ИИ	-	n2⊢ 12⊢ 12⊢	D <sub>3</sub> C <sub>1</sub>	

Продолжение

Таблица 7.2

Часть интегральных структур инжекционных инверторов с математической моделью G4.2

иальная Ма в сторной ехнике	формула ФИЭ	структура ФИЭ	р-л-р-типа	п-р-л-типа	чание	СИФ
	n	4	S	9	7	ω
Q	$E \to n_2^{F_{\rm nuc}} \to p_3^{F_{\rm nuc}} \to n_4^{\perp}$	$\rho_{1}^{E}\left[\begin{matrix} \rho_{\text{fast}}^{F} & \rho_{\text{ast}}^{L} \\ \rho_{2}^{F} & \rho_{3}^{-1} \end{matrix}\right]$	Вертикальный, инверсный	Вертикальный, нормальный		G4.2.1
-	$\begin{array}{c} \mathcal{D}_1^{E} & & \\ \uparrow & \uparrow & \\ n_{2^{\mathrm{thick}}} \rightarrow \mathcal{D}_3^{F_{\mathrm{fick}}} \rightarrow n_4 & & \\ \end{array}$	$\left[\begin{array}{c} \rho_1^E\\ \rho_1^E\\ \rho_{\text{back}}^{F_{\text{back}}} \end{array}\right]_{D_2^{F_{\text{back}}}} \left[\begin{array}{c} \rho_1^{\perp}\\ \rho_3^{-1}\\ \rho_2^{-1} \end{array}\right]_{D_2^{-1}}$	Горизонталь- ный	Вертикальный, нормальный		G4.2.2

Номер ФИЭ	œ	G4.2.3	G4.2.4	G4.2.5
Приме- чание	7	Требуется диэлект- рическая изоляция	Требуется диэлект- рическая изоляция	
Транзистор <i>n–р–п</i> -типа	9	Горизонталь- ный	Вертикальный, нормальный	Вертикальный, нормальный
Транзистор <i>р–п–р-</i> типа	5	Вертикальный, нормальный	Вертикальный, нормальный	Вертикальный, инверсный
Интегральная структура ФИЭ	4	$\begin{array}{c c} & & & \\ & & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & &$	$\begin{array}{c c} & & & \\ & & & & \\ & & & & \\ & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\$	$n_4^{\perp}$ $p_3^{\mu_{\rm ex}}$
Структурная формула ФИЭ	ო	$\begin{array}{c} n_{4}^{\perp} \\ \uparrow \\ \uparrow \\ \rho_{3}^{\Gamma_{\text{tex}}} \rightarrow n_{2}^{\Gamma_{\text{tex}}} \Rightarrow \rho_{1}^{E} \end{array}$	$n_4^{\perp}  ightarrow p_3^{\Gamma_{\rm env}}  ightarrow p_1^{\Gamma_{\rm env}}  ightarrow p_1^{\Gamma}$	$p_1^E \rightarrow n_2^{F_{\rm fubly}} \Rightarrow p_3^{F_{\rm fubly}} \Rightarrow n_4^{\perp}$
Принципиальная схема в транзисторной схемотехнике	2	E e e e e e e e e e e e e e e e e e e e	✓	
Матема- тическая модель ИИ	-	b <sup>™</sup>	n <sup>£</sup> <sup>вых</sup> p <sub>3</sub> <sup>Ex</sup> ←	

 $n_2^{F_{\rm Bbix}}$ 

 $p_1^E$ 

Продолжение

Сумма Общее	мест		37 10	22 4	35 8	36 9	34,5 7	28,5 6	21 2,3	12,5 1	27,5 5	21 23
	Задержка		4	-	5	10	ς	8	9	2	б	~
	Мощность		7	Q	8,9	8,9	10	က	N	<del>.    </del>	4,5	4.5
еделение мест*	устойчивости	отрицательной помехе	ω	ო	7	б	10	4	<del></del>	2	IJ	ų
Распр	Запасы помехс	положительной помехе	ω	ო	б	5	10	6,7	6,7	4	<del>, -</del>	~
	Плотность	Компоновки	10	თ	5,6	3,4	1,2	7	5,6	3,4	ω	1.2
Номер	ИИ ЄИФ		G4.1.1	G4.1.2	G4.1.3	G4.1.4	G4.1.5	G4.2.1	G4.2.2	G4.2.3	G4.2.4	G4.2.5

Сравнительный анализ интегральных структур инжекционных инверторов

Лучший параметр

Таблица 7.3

Переход к модели G4.2 позволяет увеличить плотность компоновки, быстродействие и надежность элемента (табл. 7.3). Преимущества структуры G4.2.2 достигаются за счет изменения систем функционального управления и назначения частей интегральной структуры инжекционного инвертора. Если нулевой потенциал подавать в область  $n_4$ , а выходной сигнал снимать с области  $n_2$ , то выходной областью будет полупроводниковая область, содержащая сам ИИ. Инвертирующий логический транзистор n-p-n-типа в этой структуре имеет нормальную, а не инверсную структуру, что приводит к значительному возрастанию коэффициента усиления по току и увеличению нагрузочной способности. Это положительно сказывается на параметрах схем, скомпонованных из этих элементов.

ИИ G4.2.2 содержится в полупроводниковой области, которая является n-коллектором инвертирующего логического транзистора n-p-n-типа, а эмиттером инвертирующего логического транзистора является область  $n_4$ , минимальная по объему и расположенная внутри области  $p_3$ . Объединение выходных сигналов для таких инверторов при реализации более сложных логических функций не требует металлиза-



**Рис. 7.2.** Сравнение ФИЭ G4.1.2 и G4.2.2: *а*) интегральная структура ФИЭ G4.1.2, б) элемент HE–И (ИЛИ–HE) на ФИЭ G4.1.2, *в*) интегральная структура ФИЭ G4.2.2, *г*) элемент HE–И (ИЛИ–HE) на ФИЭ G4.2.2

ции при объединении коллекторов n-p-n-транзисторов, так как коллектор (область  $n_2$ ) является общим для объединяемых инверторов. Совокупность таких объединенных инверторов, по сути, является новым логическим элементом ИЛИ–НЕ, и для использования его в СБИС требуется изоляция общего коллектора, в котором расположены инжекционные инверторы G4.2.2.

Для уменьшения сопротивления тела коллектора, необходимого для снижения напряжения логического нуля и увеличения запаса помехоустойчивости, возможны различные технологические приемы, в частности использование скрытого слоя под объединяемыми инверторами (рис. 7.2, *в*).

На рисунке 7.2 представлены: *а*) ФИЭ (ИИ G4.1.2); *б*) топология элемента, реализующего функцию НЕ–И с тремя входами на ИИ G4.1.2; *в*) ФИЭ (ИИ G4.2.2); *г*) топология элемента НЕ–И (ИЛИ–НЕ) на три входа на ФИЭ G4.2.2, где

- *p*<sub>1</sub> область *p*-типа, являющаяся эмиттером инжектирующего *p*-*n*-*p*-транзистора;
- *n*<sub>2</sub> область *n*-типа в ФИЭ G.2.2.2, являющаяся базой инжектирующего транзистора *p*-*n*-*p*-типа и коллектором инвертирующего логического транзистора *n*-*p*-*n*-типа, а в ФИЭ G4.1.2 базой инжектирующего *p*-*n*-*p*-транзистора и эмиттером инвертирующего логического *n*-*p*-*n*-транзистора;
- *p*<sub>3</sub> область *p*-типа, являющаяся коллектором инжектирующего *p*-*n*-*p*-транзистора и базой инвертирующего логического *n*-*p*-*n*-транзистора;
- $n_4$  область *n*-типа, в ФИЭ G4.2.2 являющаяся эмиттером, а в ФИЭ G4.1.2 коллектором инвертирующего логического n-p-n-транзистора.

Работает ФИЭ G4.2.2 следующим образом. Напряжение питания подается в область эмиттера инжектирующего p-n-p-транзистора, напряжение нулевого потенциала (⊥) — в минимальную по объему область  $n_A$ , являющуюся эмиттером инвертирующего логического n-p-n-транзистора. Напряжение E должно быть больше на напряжение открытого p-n-перехода, чем максимальное напряжение на выходе, тогда переход  $p_1 - n_2$  (эмиттер-база) инжектирующего p - n - p-транзистора всегда будет смещен в прямом направлении. Из области  $p_1$  в область  $n_2$ инжектируются дырки. Электроны из области  $n_2$  поступают в область  $p_3$ . Переход  $n_2 - p_3$  открыт. При подаче на вход низкого уровня напряжения (0,1 В) с коллектора насыщенного *n*-*p*-*n*-транзистора управляющей схепереход  $p_3 - n_4$ - (база-эмиттер) инвертирующего логического мы n-p-n-транзистора будет закрыт, и ток инжектирующего p-n-p-транзистора через вход пойдет в управляющую схему. На выходе будет высокий уровень напряжения, определяемый напряжением на переходе база-эмиттер закрытого *n*-*p*-*n*-транзистора нагрузочной схемы.

Если на вход подавать высокий уровень напряжения, откроется переход  $p_3-n_4$ , инвертирующий логический транзистор n-p-n-типа будет насыщен, и на его коллекторе  $(n_2)$  по отношению к эмиттеру  $(n_4)$  будет низкий уровень напряжения (0,1 B).

Ток инжектирующегося *p*-*n*-*p*-транзистора потечет в шину нулевого потенциала, куда с выхода будет также поступать ток *p*-*n*-*p*-транзистора нагрузочной схемы.

Из приведенного описания можно сделать вывод, что данная интегральная структура выполняет функцию инверсии. С помощью вышеизложенных правил интегральная структура ФИЭ G4.2.2 может быть описана выражением:

$$n_2^{F_{\scriptscriptstyle \mathrm{BMX}}}(p_1^{\,E}\,,p_3^{\,F_{\scriptscriptstyle \mathrm{BX}}}(n_4^{\,\perp}))$$

Отличия от формулы ФИЭ G4.1.2 заключаются в том, что область с большей площадью перехода является не эмиттером, а коллектором. Кроме того, внешняя область  $n_2$  является выходной, а это позволяет:

- уменьшить объем и площадь ФИЭ за счет устранения низкоомных областей вокруг ИИ для увеличения нормального коэффициента усиления по току инвертирующего логического *n*-*p*-*n*-транзистора, а также устранения металлизированных соединений для реализации дополнительной логической функции;
- уменьшить суммарные паразитные емкости, что, в свою очередь, приводит к увеличению плотности компоновки, а также к росту быстродействия и надежности СБИС, построенных на ФИЭ с моделью G4.2.2.

Следует отметить очень важную особенность проектирования СБИС при использовании математической модели G4.2.2: меняется логический базис проектирования с НЕ–И на ИЛИ–НЕ [42].

## 7.6. Моделирование переходных наноструктур НЕ (N = 4). Моделирование наноструктуры вертикального инжекционного инвертора

Было проведено моделирование вертикального И<sup>2</sup>Л-инвертора с минимальным топологическим размером 20 нм и толщиной базы 3 нм [116–119]. Сравнивались количественные и качественные показатели 2D и 3D структур. Тем самым воспроизводилась ситуация «нанофабрики»: разработчик без изготовления полупроводникового прибора (структуры элемента переходной схемотехники) оценивает его характеристики, работоспособность, использует интерактивное физическое моделирование для оптимизации его параметров.

#### 7.6.1. Уравнение синтеза абстрактной модели вертикального И<sup>2</sup>Л-инвертора в переходной схемотехнике (этап 1)

Уже рассмотренное уравнение синтеза (7.2) можно представить в виде объединения формул. При объединении формул двух биполярных транзисторов и применении принципа функциональной интеграции для двух различных условий ( $F_1 = \text{Grd} \text{ и } F_2 = \text{out}$ ) получаются две модели  $\text{И}^2$ Л-инвертора (7.10).

$$\begin{array}{cccccccccc} p_{1}^{E} & n_{4}^{\text{Gnd}} \\ | & | \\ n_{2}^{F_{1}} & \cup & p_{5}^{\text{in}} = \begin{cases} p_{1}^{E} - n_{2,4}^{\text{Gnd}} - p_{3,5}^{\text{in}} - n_{6}^{\text{out}} & (\text{если} & F_{1} = \text{Grd}) \\ p_{1}^{E} - n_{2,6}^{\text{out}} - p_{3,5}^{\text{in}} - n_{6}^{\text{Gnd}} & (\text{если} & F_{1} = \text{out}) \end{cases} \\ p_{3}^{\text{in}} & n_{6}^{\text{out}} \end{cases}$$

$$\begin{array}{c} = \begin{cases} p_{1}^{E} - n_{2}^{\text{Gnd}} - p_{3}^{\text{in}} - n_{4}^{\text{out}} & (\text{модель G4.1}) \\ a_{1} & a_{2} & a_{3} \\ p_{1}^{E} - n_{2,6}^{\text{out}} - p_{3,5}^{\text{in}} - n_{6}^{\text{Gnd}} & (\text{модель G4.2}) \end{cases} \end{cases}$$

$$(7.10)$$

Обозначения:

E — напряжение источника питания, Gnd (Grd) — напряжение шины «Земля» (0 В), in — вход, out — выход,  $F_1$  — функция, способная принимать значения из E, Gnd,

in, out.

158

Для того чтобы в результате объединения получилось дерево и «склеилось» максимально возможное количество вершин, функции  $F_1$  присвоим только то значение, которое есть у вершин того же типа, что и вершина  $F_1$ .

#### 7.6.2. Генерация вертикальной наноструктуры И<sup>2</sup>Л-инвертора (*N* = 4) как схемы переходной схемотехники

Модели G4.1 и G4.2 представляют собой деревья размерностью N = 4 и содержат по три ребра (R = 3). Для подобных моделей (табл. 7.1) существует 64 структурные формулы, и им соответствуют 64 интегральные структуры инжекционного инвертора размерностью N = 4.

Если в качестве критерия выбора модели структуры вертикального  $\rm M^2 JI$ -инвертора выбрать информационную плотность, то предпочтение отдается вертикальным структурам  $\rm M^2 JI$ -инвертора, например модели:

$$p_1^E \Rightarrow n_2^{
m Grd} \Rightarrow p_3^{
m in} \Rightarrow n_4^{
m out}$$
.

## 7.6.3. 2D моделирование вертикального переходного инвертора

 $p_1^E \Rightarrow n_2^{
m Grd} \Rightarrow p_3^{
m in} \Rightarrow n_4^{
m out}$ 

Создадим работоспособную наноструктуру с конкретными геометрическими и физическими параметрами для последующего физического моделирования. Моделирование будем проводить исходя из минимального топологического размера в 20 нм (ширина эмиттера и расстояние между линиями маски) и минимальной толщины баз, равной 3 нм.

На рисунке 7.3 показаны этапы подготовки данных для 2D моделирования вертикального  $M^2$ Л-инвертора в TCAD Synopsys; определена 2D конструкция (сечение) ступенчатого вертикального  $M^2$ Л-инвертора. Логический n-p-n-транзистор формируется в области  $n_4$  (коллектор), узкой зоне области  $p_3$  (база), высокой части области  $n_2$  (эмиттер). Инжектирующий p-n-p-транзистор формируется высокой частью области  $p_3$  (коллектор), узкой частью области  $n_2$  (база) и областью  $p_1$ (эмиттер). Для изоляции контактов использован оксид Ох (SiO<sub>2</sub>). Контакты для подачи напряжений: с Grd, с in, с out.

На рисунке 7.4 показана расчетная сетка. Максимальный размер ячейки сетки 20 нм, минимальный — 5 нм, там, где это необходимо по профилю, система может еще сильнее уменьшать минимальный размер расчетной сетки. Исходя из выбранных топологических ограничений максимальный размер ИИ не превышает 100 нм.

Для определения работоспособности наноструктуры в составе макросхемы был использован смешанный режим моделирования вертикального  $И^2 Л$ -инвертора (рис. 7.5).



Рис. 7.3. Задание 2D конструкции ступенчатого вертикального И<sup>2</sup>Л-инвертора: сечение, размеры, материалы, контакты



Рис. 7.4. Задание расчетной сетки для 2D моделирования сечения ступенчатого вертикального И<sup>2</sup>Л-инвертора



Рис. 7.5. Физическая наноструктура моделируется в составе электрической схемы

На передаточной характеристике (рис. 7.6), зависимости выходного напряжения от входного (напряжения), четко просматривается два устойчивых состояния наноструктуры, что говорит о ее работоспособности и реализации ею функции инверсии.



Рис. 7.6. Передаточная характеристика наноструктуры вертикального И<sup>2</sup>Л-инвертора

## 7.6.4. Результаты 2D моделирования вертикальной наноструктуры И<sup>2</sup>Л-инвертора

Результаты моделирования можно разделить на две части: значения функций в сечении наноструктуры вертикального И<sup>2</sup>Л инвертора (рис. 7.7, 7.8) и графики функций (рис. 7.9).

На рис. 7.7 представлены результаты моделирования в сечении ступенчатого вертикального И<sup>2</sup>Л-инвертора для функций:

а) квазипотенциал Ферми для дырок;

б) квазипотенциал Ферми для электронов;

в) скорость дырок;

г) скорость электронов;

 $\partial$ ) подвижность дырок;

е) подвижность электронов.

На рисунке 7.8 представлены результаты моделирования в сечении ступенчатого вертикального И<sup>2</sup>Л-инвертора для функций:

а) плотность дырок;

б) плотность электронов;

в) плотность тока дырок;

г) плотность тока электронов;

д) пространственный заряд;

е) электростатический потенциал.

На рисунке 7.9 представлены следующие графики зависимости от входного напряжения (линейно от времени меняющегося напряжения на базе *n*-*p*-*n*-транзистора):

*a*) тока дырок в области контакта c\_out;

б) тока дырок в области контакта c\_in;

*в*) тока электронов в области контакта c\_out;

г) тока электронов в области контакта c\_in;

 $\partial$ ) тока электронов в области контакта c\_Grd;

е) тока электронов в области контакта с\_Е;

 $\mathscr{m}$ ) заряда в области контакта c\_out;

з) заряда в области контакта c\_in;

и) заряда в области контакта c\_Grd.



**Рис. 7.7.** Результаты 2D моделирования наноструктуры вертикального ИИ: *a*) квазипотенциал Ферми для дырок, *б*) квазипотенциал Ферми для электронов, *b*) скорость дырок, *г*) скорость электронов, *д*) подвижность дырок, *e*) подвижность электронов



**Рис. 7.8.** Результаты 2D моделирования наноструктуры вертикального инжекционного инвертора (продолжение): *а*) плотность дырок, *б*) плотность электронов, в) плотность тока дырок, *г*) плотность тока электронов, *д*) пространственный заряд, *е*) электростатический потенциал



**Рис. 7.9.** Результаты 2D моделирования наноструктуры вертикального ИИ, графики функций: *a*) ток дырок в области контакта c\_out, *б*) ток дырок в области контакта c\_in, *b*) ток электронов в области контакта c\_out, *r*) ток электронов в области контакта c\_in, *д*) ток электронов в области контакта c\_Grd, *e*) ток электронов в области контакта c\_E, *ж*) заряд в области контакта c\_out, *з*) заряд в области контакта c\_in, *и*) заряд в области контакта c\_Grd

#### 7.6.5. 3D моделирование наноструктуры вертикального инжекционного инвертора

Трехмерную структуру слоистого инвертора получаем, используя процедуру Extrude и добавляя сечению третье измерение (рис. 7.10–7.12). Показаны: 3D наноструктура вертикального слоистого инжекционного инвертора; этап, когда осуществляется назначение материалов, концентраций и контактов; расчетная сетка.



**Рис. 7.10.** 3D наноструктура вертикального слоистого ИИ



**Рис. 7.11.** Назначение материалов, концентраций и контактов



Рис. 7.12. Расчетная сетка для 3D моделирования наноструктуры вертикального ИИ

При переходе от 2D к 3D моделированию с помощью процедуры Extrude сохраняются старые значения концентраций областей и параметры расчетной сетки.

На рисунке 7.13 представлены результаты 3D моделирования наноструктуры вертикального инжекционного инвертора для следующих функций:

а) скорость электронов;

б) скорость дырок;

в) квазипотенциал Ферми для электронов;

г) квазипотенциал Ферми для дырок;

*∂*) подвижность электронов;

е) подвижность дырок.

Рисунок 7.14 иллюстрирует результаты 3D моделирования для функций:

а) плотность электронов;

б) плотность дырок;

в) плотность тока электронов;

г) плотность тока дырок;

*д*) пространственный заряд;

е) электростатический потенциал.

Результаты моделирования подтверждают работоспособность наноструктуры инвертора с формулой  $p_1^{E} \Rightarrow n_2^{\rm Grd} \Rightarrow p_3^{\rm in} \Rightarrow n_4^{\rm out}$ .



**Рис. 7.13.** Результаты 3D моделирования наноструктуры вертикального ИИ для следующих функций: *a*) скорость электронов, *б*) скорость дырок, *в*) квазипотенциал Ферми для электронов, *г*) квазипотенциал Ферми для дырок, *д*) подвижность электронов, *е*) подвижность дырок



Рис. 7.14. Результаты 3D моделирования наноструктуры вертикального ИИ (продолжение) для следующих функций: а) плотность электронов, б) плотность дырок, в) плотность тока электронов, г) плотность тока дырок, д) пространственный заряд, е) электростатический потенциал

#### 7.7. Другие инверторы переходной схемотехники

#### 7.7.1. Синтез инверторов (N = 5)

168

С помощью уже рассмотренных методов был получен ряд p-n-инверторов размерностью N = 5 [84, 85], например инвертор с моделью (7.11):

$$n_1^{F_{\text{BX}}} - p_2^E - n_3^{\perp} - p_4^{F_{\text{BX}}} - n_5^{F_{\text{BAX}}}.$$
 (7.11)

Как видно из модели, инвертор состоит из математической модели инжекционного инвертора (N = 4) и лишнего, с точки зрения логической функции или режимов работы, всегда открытого перехода

$$n_1^{F_{\text{BX}}} - p_2^{E}$$

увеличивающего потребляемую мощность элемента. Наиболее интересным является p-n-инвертор размерностью N = 6.

## 7.7.2. Синтез комплементарных биполярных инверторов (*N* = 6)

Комплементарный биполярный инвертор (КБИ) с размерностью N = 6 можно получить двумя способами:

- синтез принципиальной схемы в транзисторной схемотехнике по аналогии с КМОП-инвертором;
- синтез с помощью операции объединения математических моделей *n*-*p*-*n*-транзистора обычного биполярного инвертора:

$$n_3^{F_{\text{BAX}}} - p_2^{F_{\text{BX}}} - n_1^{\perp}$$
(7.12)

и дерева (*p*-*n*-*p*), увеличивающего размерность ФИЭ:

$$p_6^E - n_5^{F_{\text{BX}}} - p_4^{F_{\text{BXX}}}. (7.13)$$

При объединении только моделей (7.12) и (7.13) получаем модель КБИ в виде двух графов (рис.7.15, *a*), при добавлении склеивающего p-n-перехода — модель КБИ в виде одного графа — дерева, изображенного на рисунке 7.15,  $\delta$ .

КБИ (*N* = 6) с максимальной плотностью компоновки имеет математическую модель:

$$p_{6}^{E} - n_{5}^{F_{\text{BX}}} - p_{4} - n_{3}^{F_{\text{BXX}}} - p_{2}^{F_{\text{BX}}} - n_{1}^{\perp}, \qquad (7.14)$$

а его вертикальная структура:

$$n_1^{\perp}[p_2^{F_{\text{BXX}}}[n_3^{F_{\text{BXX}}}[p_4[n_5^{F_{\text{BXX}}}[p_6^E]]]]].$$
(7.15)



**Рис. 7.15.** Модели КБИ: *a*) модель в виде двух графов (*N* = 6), *б*) модель в виде одного графа (*N* = 6).

Результаты моделирования КБИ с формулой (7.14) представлены в таблице на рисунке 7.16, *б*. При наличии аналогичной нагрузки КБИ работает следующим образом: при подаче на вход схемы напряжения логического нуля (0,1 В) переход база-эмиттер n-p-n-транзисто-



а

Если	Тран-	Напря	жение	Режим		
	зистор	база–эм	база-эмиттер база-коллектор		ілектор	
$U_{\rm BX} = U^0 = 0,1$ B	TN <sub>1</sub>	$p_2 - n_1$	0,1	$p_2 - n_3$	-0,43	Закрыт
	TP <sub>1</sub>	$p_6 - n_5$	0,6	$p_4 - n_5$	0,69	Насыщен
	TN <sub>2</sub>	p <sub>7</sub> -n <sub>1</sub>	0,53	p <sub>7</sub> -n <sub>9</sub>	0,46	На грани насыщения
	TP <sub>2</sub>	$p_6 - n_{7(3)}$	0,43	$p_8 - n_{7(3)}$	0,25	Закрыт
$U_{\rm BX} = U^1 = 1,0$ B	TN <sub>1</sub>	$p_2 - n_1$	1	$p_2 - n_3$	1	Насыщен
	TP <sub>1</sub>	$p_6 - n_5$	0,46	$p_4 - n_5$	-0,36	Закрыт
	$TN_2$	$p_7 - n_1$	0	p <sub>7</sub> –n <sub>9</sub>	-0,37	Закрыт
	TP <sub>2</sub>	$p_6 - n_{7(3)}$	0,6	$p_8 - n_{7(8)}$	0,7	Насыщен
			б			

Рис. 7.16. Синтез и моделирование КБИ (*N* = 6): *a*) принципиальные схемы КБИ с нагрузкой в транзисторной и переходной схемотехнике, *б*) режимы работы КБИ с нагрузкой ра (TN<sub>1</sub>) КБИ закрыт, переход база–эмиттер p-n-p-транзистора (TP<sub>1</sub>) — открыт. Транзистор TN<sub>1</sub> закрыт, транзистор TP<sub>1</sub> — открыт и насыщен. Если к выходу КБИ не подключена нагрузка, то напряжение на выходе определяется как

$$U_{\rm BMX}^1 = E - U_{\rm KO},$$

где E — напряжение питания,  $U_{\rm ko}$  — остаточное напряжение насыщенного транзистора при отсутствии тока коллектора насыщения. При наличии нагрузочной схемы ток p-n-p транзистора ( ${\rm TP}_1$ ) поступает в базу n-p-n-транзистора нагрузочной схемы. Тогда напряжение логической единицы на выходе КБИ определится по формуле:

$$U^{1}_{\text{вых(н)}} = E - U_{\text{кэн}} - U_{D(p-n)},$$

где  $U_{\text{кэн}}$  — напряжение коллектор-эмиттер насыщенного p-n-p-транзистора с учетом тока коллектора насыщения,  $U_{D(p-n)}$  — напряжение на открытом p-n-переходе. Этого напряжения должно быть достаточно для отпирания транзистора  $\text{TN}_2$  нагрузочной схемы.

При подаче на вход напряжения логической единицы (высокого уровня напряжения) переход база-эмиттер n-p-n-транзистора КБИ открыт, переход база-эмиттер p-n-p-транзистора КБИ — закрыт; транзистор  $TN_1$  — открыт и насыщен, транзистор  $TP_1$  — закрыт. В этом режиме КБИ так же, как и комплементарный МОП-инвертор, не потребляет мощности от цепи питания.

На выходе получаем низкий уровень напряжения, определяемый напряжением на коллекторе насыщенного n-p-n-транзистора по отношению к его эмиттеру:

- без нагрузочной схемы  $U_{\text{вых}}^0 = U_{\text{ко}}$ ;
- при наличии нагрузочной схемы  $U^0_{\scriptscriptstyle 
  m Bbl}$  = $U_{\scriptscriptstyle 
  m KPH}$  .

Для увеличения запасов помехоустойчивости КБИ необходимо минимизировать сопротивления областей, определяющих увеличение напряжений  $U_{\rm кэн}$  и  $U_D$ . Запас помехоустойчивости по отрицательной помехе [84] у КБИ (рис. 7.15, *a*) выше, но для этого требуется введение металлизации между слоями  $p_4$  и  $n_3$ , которая устраняла бы диод перехода  $p_4 - n_3^{\rm Faxx}$  (рис. 7.15, *б*).

На рисунке 7.16, *а* кроме принципиальной схемы КБИ с нагрузкой приводится уравнение синтеза ФИЭ КБИ с нагрузкой. Решением уравнения является математическая модель ФИЭ КБИ с нагрузкой размерностью не двенадцать, а девять, за счет дополнительной функциональной интеграции при синтезе более сложных элементов интегральных схем. ФИЭ КБИ с нагрузкой N=9 содержит два цикла. Чтобы избежать повышения размерности, его необходимо реализовать с учетом правил генерации интегральных структур элементов, имеющих математическую модель с циклами.

## Глава 8

## РЕАЛИЗАЦИЯ ФУНКЦИИ И-НЕ В ТРАНЗИСТОРНОЙ И ПЕРЕХОДНОЙ СХЕМОТЕХНИКАХ

### 8.1. Реализация функции И–НЕ в транзисторной схемотехнике в базисе диодно-транзисторной логики

В транзисторной схемотехнике схема диодно-транзисторной логики (ДТЛ) выглядит, как показано на рисунке 8.1. Схема ДТЛ состоит из трех подсхем:

- конъюнктор, реализованный диодной сборкой  $D_1$ ,  $D_2$ ,  $R_1$ , количество диодов равно количеству входов вентиля;
- инвертор с коллекторной резистивной нагрузкой *T*, *R*<sub>2</sub>;
- схема сопряжения между ними  $D_3$ ,  $D_4$ , которая необходима из-за разности напряжений логических уровней; сопротивление  $R_3$ , подключенное к источнику отрицательного напряжения питания, используется для рассасывания заряда из базы транзистора, когда он начинает закрываться, что ускоряет переходные процессы в вентиле и повышает его быстродействие.

Схема ДТЛ работает на положительной логике и выполняет логическую функцию И–НЕ.



Рис. 8.1. Схема ДТЛ транзисторной схемотехники

**Работа ДТЛ.** Напомним, что для положительной логики логическая единица стремится к максимальному положительному потенциалу схемы (напряжению питания), а логический ноль — к минимальному потенциалу схемы (нулевой потенциал шины «земля»).

К узлу *С* подсоединен резистор  $R_1$ , подключенный к источнику питания  $E_1$ , то есть у точки *С* есть некоторый положительный потенциал, назовем его  $\varphi_c$ . Необходимо подобрать питание  $E_1$  таким образом, чтобы вентиль был работоспособен — чтобы при подаче на вход напряжения логического нуля диод в конъюнкторе мог открыться. Пусть на открытом диоде падение напряжения составляет 0,7 В. Тогда, если на вход подавать логический ноль, равный примерно 0,2 В (этот уровень напряжения снимается с выхода управляющей логической схемы ДТЛ), потенциал  $\varphi_c$  должен быть как минимум 0,9 В.

*Первое ограничение*:  $E_1 > 0,9$  В (это напряжение логического нуля плюс падение напряжения на открытом входном диоде).

Второе ограничение:  $E_1 > 2,3$  В (это сумма падений напряжений на открытых диодах  $D_3$  и  $D_4$  (0,7 В) и на переходе база–эмиттер насыщенного транзистора T.

При подаче на входы напряжений логического нуля оба диода ( $D_1$  и  $D_2$ ) будут открыты. Если диоды открыты, то от источника питания через резистор  $R_1$  течет ток в транзистор управляющей схемы. Работа вентиля ДТЛ описана в таблице 8.1.

Таблица 8.1

Α	В	<b>D</b> <sub>1</sub>	<b>D</b> <sub>2</sub>	D <sub>3</sub>	$D_4$	Т	Выход	
0	0	Открыт	Открыт			Закрыт	1	E <sub>2</sub>
0	1	Открыт	Закрыт			Закрыт	1	$E_2$
1	0	Закрыт	Открыт			Закрыт	1	E <sub>2</sub>
1	1	Закрыт	Закрыт			Насыщен	0	U <sub>кэн</sub>

Анализ работы вентиля ДТЛ на два входа

В первом режиме, соответствующем первой значащей строке таблицы 8.1, весь ток от цепи питания  $E_1$  направлен в левую часть схемы. Диоды  $D_1$  и  $D_2$  открыты. Потенциал  $\varphi_c$  — минимум 0,9 В. На открытых диодах  $D_3$  и  $D_4$  падение напряжения составляет  $2 \cdot 0,7 = 1,4$  В. Потенциал базы транзистора недостаточен, чтобы открыть его, так что транзистор T закрыт.

Если бы не было схемы сопряжения (диодов  $D_3$  и  $D_4$ ), то потенциал базы равнялся бы  $\varphi_c^1 = 0.9$  В, транзистор открывался и насыщался, что противоречит логике вентиля И–НЕ, то есть схема была бы неработос-пособной.

При наличии диодов  $D_3$  и  $D_4$  или только одного  $D_3$  транзистор T закрыт и при отсутствии нагрузки напряжение на выходе будет примерно равно  $E_2$ .

Для положительной логики очевидно, что это соответствует логической единице.

Второй режим (вторая строка табл. 8.1). Напряжение логического нуля подается на вход A, напряжение логической единицы — на вход B. Там, где на входе «ноль», входной диод открыт, там, где «единица», — входной диод закрыт (на него подается обратное смещение). Тем не менее, если в параллельной цепочке открыт хотя бы один компонент, вся цепочка открыта. Ток от цепи питания  $E_1$  опять пойдет в левую часть, в управляющую схему, на выходе которой «ноль». Поэтому транзистор будет по-прежнему закрыт, то есть опять на выходе схемы будет логическая единица.

*Третий режим* (третья строка табл. 8.1). Логический ноль подается на диод  $D_2$ , он будет открыт, а диод  $D_1$  — закрыт. В параллельной цепочке по-прежнему открыт один диод, поэтому вся цепочка открыта. Ток от цепи питания ответвляется налево, в управляющую схему, с которой подается логический ноль. Диоды  $D_3$  и  $D_4$  закрыты, закрыт выходной транзистор: на выходе — логическая единица.

Три первые строки соответствуют режиму, когда на выходе схемы логическая единица, то есть схема закрыта.

Четвертый режим (четвертая строка табл. 8.1). При подаче на все входы напряжения логической единицы входные диоды  $D_1$  и  $D_2$  закрыты. Определим, каким должен быть потенциал у точки C, чтобы в соответствии с логикой работы вентиля И–НЕ на выходе был логический ноль. Для этого транзистор необходимо ввести в насыщение. Это значит, что в его базу должен поступать ток, достаточный для насыщения транзистора. То есть должны быть открыты диоды  $D_3$ , и  $D_4$  и на базе транзистора должен быть потенциал  $U_{69 \text{ нас}}$  (0,9 В).

Потенциал точки *С* в режиме, когда на выходе логический ноль, должен быть равен

$$\varphi_c^0 = U_{\text{бэ нас}} + 2U_D.$$

Исходя из этого и учитывая падение напряжения на резисторе  $IR_1$ , получаем, что напряжение питания  $E_1$  приблизительно должно быть равно 3 В. Из этих соображений и выбирается номинал источников питания вентиля ДТЛ. Анализ реальной работы вентиля ДТЛ подтверждает выполнение им функционально полной логической функции И–НЕ.

Передаточная характеристика ДТЛ. Передаточная характеристика, то есть зависимость выходного напряжения  $U_{\rm вых}$  от входного  $U_{\rm вx}$ , определяет тип элемента и некоторые его технические параметры, такие как уровни логических нуля и единицы, а также запасы помехоустойчивости по положительной и отрицательной помехам.

При подаче на один из входов меняющегося напряжения  $U_{\rm sx}$  (на все остальные входы подаются напряжения логической единицы, закры-

вая соответствующие диоды конъюнктора) и анализе работы схемы можно построить передаточную характеристику вентиля ДТЛ (рис. 8.2). Из рисунка видно, как меняется передаточная характеристика, если убрать один из диодов схемы сопряжения, например  $D_4$ .

К достоинствам схемы ДТЛ можно отнести:

- большой запас помехоустойчивости по положительной помехе при наличии двух диодов в схеме сопряжения;
- высокую, по сравнению с МОП- и КМОП-схемами, радиационную стойкость.

Недостатков у этой схемы заметно больше:

- число источников питания огромно, что неприемлемо для сверхбольших интегральных схем;
- большое количество резисторов, которые в транзисторной схемотехнике требуют дополнительных изолирующих областей;
- большая площадь, занимаемая на кристалле, так как в качестве диодов В интегральных схемах используется обычный транзистор с закороченным база-коллекторным переходом. Функцию

диода выполняет база–эмиттерный переход транзистора 🛛 🚽

с минимальной паразитной емкостью перехода среди двух его переходов (если транзистор имеет нормальную, а не инверсную структуру) и минимальным сопротивлением полупроводниковой *n*-области;

• площадь элемента находится в сильной зависимости от количества его входов, так как в схеме ДТЛ каждому новому входу соответствует новый транзистор.

## 8.2. Оптимизация элемента ДТЛ. Преобразование схемы ДТЛ в ТТЛ с простым инвертором

Алгоритм оптимизации схем прост: определив недостатки и достоинства схемы, устраняем недостатки, сохраняя достоинства. Рассмотрим этапы оптимизации.



Рис. 8.2. Передаточная характеристика ДТЛ с двумя (1) и одним (2) диодами в схеме сопряжения



**Рис. 8.3.** Преобразование схемы ДТЛ в ТТЛ с простым инвертором: *a*) схема ДТЛ, б) схема ТТЛ с простым инвертором

Первый этап: откажемся от трех источников питания, оставим один:  $E_3 = 0, E = E_1 = E_2$ . Получаем схему с одним положительным питанием (рис. 8.3, *a*).

Второй этап: уменьшим количество компонентов, без которых можно обойтись — «выбросим»  $R_3$  и  $D_4$ . В связи с этим снизится помехоустойчивость, а площадь значительно сократится. Дальнейшая оптимизация возможна только с применением принципов функциональной интеграции.

*Третий этап*: функциональная интеграция.



Рис. 8.4. Топология диодной сборки в схеме ДТЛ (ОБ — металлизация, формирующая общую базу, ОК — металлизация, формирующая общий коллектор)

Диоды на базе транзисторных переходов база–эмиттер имеют независимые коллекторные и базовые области транзисторов (рис. 8.4). В транзисторной принципиальной схеме аноды входных диодов  $D_1$ ,  $D_2$ и диода  $D_3$  схемы сопряжения объединены, так как имеют один и тот же потенциал.

Последовательно применив принцип функциональной интеграции, получим сначала структуру с одним коллектором ( $n_3$ ), а потом и с одной базой ( $p_4$ ). Это не что иное, как многоэмиттерный транзистор (рис. 8.5,  $\delta$ ,  $\epsilon$ ) в новой схеме — ТТЛ с простым инвертором (рис. 8.5, a).



**Рис. 8.5.** ТТЛ с простым инвертором: *а*) схема, *б*) многоэмиттерный транзистор, *в*) модель многоэмиттерного транзистора

Правило функциональной интеграции: если полупроводниковые области одного типа разных компонентов имеют одинаковый потенциал, они могут быть объединены в одну область.

Таким образом, проведя оптимизацию, мы избавляемся от громоздкой схемы ДТЛ и получаем компактную схему ТТЛ с одним питанием, двумя резисторами и с двумя транзисторами.

# 8.3. Транзисторно-транзисторная логика с простым инвертором

Работа ТТЛ с простым инвертором. Занимаясь оптимизацией схемы И-НЕ, мы стремились сохранить ее логическую функцию. Проверим, удалось ли нам это. Составим таблицу работы нового вентиля (табл. 8.2).

Таблица 8.2

Α	B T <sub>1</sub>		<b>T</b> 2	Вых	код	
				без нагрузки	с нагрузкой	
0	0	база–эмиттер <sub>1</sub> открыт база–эмиттер <sub>2</sub> открыт	Закрыт	E	E – IR <sub>2</sub>	1
0	1	база–эмиттер <sub>1</sub> открыт база–эмиттер <sub>2</sub> закрыт	Закрыт	E	E – IR <sub>2</sub>	1
1	0	база–эмиттер <sub>1</sub> закрыт база–эмиттер <sub>2</sub> открыт	Закрыт	E	E – IR <sub>2</sub>	1
1	1	база–эмиттер <sub>1</sub> закрыт база–эмиттер <sub>2</sub> закрыт	Насыщен	U <sub>кэн</sub>	U <sub>кэн</sub>	0

#### Анализ работы ТТЛ на два входа

Первая строка. На входы A и B подается напряжение логического нуля. Переходы база-эмиттер и база-эмиттер транзистора  $T_1$  открыты. Ток от цепи питания через резистор  $R_1$  и открытые переходы база-эмиттер будет уходить в управляющую схему. Необходимо, чтобы транзистор  $T_2$  был закрыт. На выходе должна быть логическая единица. Это соответствует участку [0-2] передаточной характеристики (рис. 8.6).



Рис. 8.6. Передаточная характеристика ТТЛ с простым инвертором

Вторая строка. На вход A подается логический ноль — переход база-эмиттер<sub>1</sub> открыт; на вход B подается логическая единица — переход база-эмиттер<sub>2</sub> закрыт. Следовательно, транзистор  $T_1$  открыт (так как один из переходов база-эмиттер открыт). Для транзистора  $T_2$  режим аналогичен предыдущему, он закрыт. На выходе получаем логическую единицу.

*Третья строка*. Она аналогична второй строке, только переходы меняются местами. На выходе — логическая единица.

Четвертая строка. На обоих входах — логическая единица. Все эмиттерные переходы закрыты. Ток от цепи питания, идущий через резистор  $R_1$  и открытый переход база-коллектор транзистора  $T_1$ , должен быть достаточным, чтобы ввести транзистор  $T_2$  в насыщение. На выходе  $U_{_{\rm KЭH}}$  — логический ноль (участок [3–4] передаточной характеристики). Участок [2–3] соответствует отпиранию выходного транзистора  $T_2$ .

Анализ работы подтверждает выполнение схемой ТТЛ с простым инвертором логической функции И-НЕ.

Топология ТТЛ с простым инвертором. На рисунке 8.7 изображена топология ТТЛ с простым инвертором. Видно, что значительно сократилась площадь схемы в сравнении со схемой ДТЛ, выполняющей ту же логическую функцию. Вместо (m + 1) транзисторов (m -количество входов вентиля) — всего один многоэмиттерный транзистор. Данная топология соответствует эпитаксиально-планарной технологии и транзисторной биполярной схемотехнике.



Рис. 8.7. Топология ТТЛ с простым инвертором

В транзисторной биполярной интегральной схемотехнике четко прослеживается принцип дискретности, так как в топологии четко видны отдельные транзисторы и резисторы. Дискретизация является следствием необходимости изоляции транзисторов и резисторов с помощью изолирующих карманов (блочный принцип построения схем), которые, в принципе, при другой схемотехнике (переходной) являются лишними. Таким образом, данная топологическая схема и, соответственно, структура элемента также являются неоптимальными.

Рассмотрим достоинства и недостатки схемы ТТЛ в сравнении со схемой ДТЛ. К *достоинствам* стоит отнести:

- один источник питания;
- уменьшение количества резисторов;
- уменьшение площади элемента;
- улучшение быстродействия.

Недостатки:

- уменьшение запасов помехоустойчивости;
- низкая нагрузочная способность (порядка 3–4), которая практически не применяется в больших схемах;
- наличие паразитного транзистора;
- наличие резисторов, существенно увеличивающих площадь элемента и снижающих информационную плотность СБИС, построенных на этих элементах;
- наличие паразитного транзистора, в структуре многоэмиттерного транзистора (рис. 8.8), где W<sub>бп</sub> — толщина базы паразитного *p*-*n*-*p*-транзистора, потребляющего дополнительную мощность.

На рисунке 8.9 показано расположение паразитного транзистора в транзисторной схеме ТТЛ с простым инвертором.

Плохо уже то, как паразитный транзистор оказывается включенным в схему. Ток, который должен поступать в базу транзистора  $T_2$ ,



Рис. 8.8. Паразитный транзистор в структуре многоэмиттерного транзистора



Рис. 8.9. Учет влияния паразитного транзистора

уменьшается из-за того, что паразитный транзистор «отбирает» часть этого тока, заставляет разработчиков увеличивать мощность схемы.

Можно устранить влияние паразитного транзистора, углубляя коллекторный переход, то есть увеличивая толщину базы паразитного транзистора, но тогда мы «проиграем» в динамических характеристиках схемы (из-за увеличения емкости коллекторного перехода).

Для уменьшения влияния паразитного транзистора можно применить топологию МЭТ, как показано на рисунке 8.10. Базовый контакт выделен в отдельную область, которая узким перешейком связана с базой, содержащей эмиттеры. Это приводит к тому, что мы вводим в цепь



Рис. 8.10. Топология многоэмиттерного транзистора
база-коллектор дополнительный диод, который обеспечивает прохождение тока через резистор  $R_1$  непосредственно в базу транзистора  $T_2$ , минуя паразитный транзистор.

### 8.4. Модификации ТТЛ с простым инвертором

Первая модификация — ТТЛ с открытым коллектором. На рисунке 8.11 показана первая модификация ТТЛ с простым инвертором с открытым коллектором. Если в стандартной схеме ТТЛ с простым инвертором убрать резистор  $R_2$ , мы получим схему с открытым коллектором. Без нагрузки схема с открытым коллектором работать не будет, обязательно нужна нагрузка, в качестве которой, например, может выступать вход или выход аналогичной схемы.



Рис. 8.11. ТТЛ с открытым коллектором требуется нагрузка

Рассмотрим подробнее варианты подключения нагрузки.

1. Подключена обычная схема ТТЛ с простым инвертором.

2. К выходу схемы подсоединен вход аналогичной схемы (рис. 8.12).

Задание. Рассчитайте напряжение логической единицы для схемы, изображенной на рисунке 8.12.

3. К выходу схемы подключен выход точно такой же схемы (рис. 8.13).



Рис. 8.12. Схема для расчета напряжения логической единицы ТТЛ с простым инвертором с открытым коллектором



Рис. 8.13. Реализации функции И–ИЛИ–НЕ на ТТЛ с простым инвертором

В центре получаем схему НСТЛ, на входы которой поступают сигналы с коньюнкторов (коньюнктор в данной схеме — соединение многоэмиттерного транзистора и резистора  $R_1$ ). Параллельное соединение транзисторов при наличии нагрузки  $R_1$  реализует функцию ИЛИ–НЕ. В итоге мы получаем функционально полный вентиль И–ИЛИ–НЕ.

Вторая модификация ТТЛ с простым инвертором — ТТЛ с одним инжектирующим транзистором. Заменим резистор  $R_1 p - n - p$ -транзистором  $T_{n1}$ , включенным так, как показано на рисунке 8.14 ( $r_9$  — сопротивление эмиттера, его необходимо учитывать при моделировании).

На первом шаге мы уже исключили из схемы резистор  $R_2$ , так что получаем схему вообще без резисторов.

Что касается базы питающего p-n-p-транзистора, то ее можно подключать к любому узлу, кроме четвертого. Получается инжекционная схема ТТЛ с открытым коллектором, за исключением того случая, когда база питающего p-n-p-транзистора подключена к выходу схемы (к узлу 2, рис. 8.14). В этом случае формируется путь подключения выхода к цепи питания, через переход база-эмиттер питающего p-n-p-транзистора и сопротивление тела эмиттера  $r_{\rm 9}$ , при котором возможна работа схемы без нагрузки.



Рис. 8.14. ТТЛ с инжекционным питанием базы многоэмиттерного транзистора

Третья модификация ТТЛ с простым инвертором — комплементарная ТТЛ (КТТЛ). Третья модификация получается в результате замены обоих резисторов стандартной схемы ТТЛ с простым инвертором с инжектирующими p-n-p-транзисторами. Разделив схему на две части (как показано штриховой линией на рис. 8.15), можно сказать, что в левой части — инжекционная схема И, а в правой — инжекционная схема НЕ.

Схема И реализуется с помощью многоэмиттерного транзистора  $T_1$ , питание которого осуществляется с помощью инжектирующего p-n-p-транзистора  $T_{u1}$ .

Функцию НЕ реализует логический транзистор n-p-n-типа  $T_2$ , питание которого осуществляет подключенный к его базе второй инжектирующий транзистор  $T_{n2}$ .



Рис. 8.15. Комплементарная ТТЛ с простым инвертором

Имеется несколько вариантов подключения баз инжектирующих транзисторов  $T_{u1}$  и  $T_{u2}$ :

$$F_{\rm CB} = (1, 2, 3, 5);$$
  
 $F_{\rm CB} = (1, 2, 4, 5).$ 

В скобках указаны номера узлов схемы, к которым может подключаться база инжектирующего транзистора. Поскольку эта биполярная схема содержит как n-p-n-, так и p-n-p-транзисторы, она называется комплементарной ТТЛ.

Не всегда технологическая база развита до уровня реализации этих схем. Чтобы созать такую схему в трех измерениях, потребуются достаточно сложные, а иногда и новые технологии. Новые технологии нужно отрабатывать, а это требует денежных затрат и времени. Более подробно эти элементы переходной схемотехники будут рассмотрены в разд. 8.9.1. Применительно к ТТЛ-элементам, выполненным в обычной ЭПТ, разрешить проблему открытого коллектора (необходимость нагрузки) можно, используя диоды, которые устранят разрывы в выходных цепях элемента.

Модификации ТТЛ с диодами. Для того чтобы при закрытом выходном транзисторе  $T_2$  можно было определить напряжение логической единицы, не подключая нагрузку к открытому коллектору, необходимо создать цепь к коллектору транзистора  $T_2$  от цепи питания. Это можно сделать с помощью диодов, как показано на рисунке 8.16.



**Рис. 8.16.** Модификации ТТЛ с простым инвертором: *a*) с одним диодом, *б*) с двумя диодами

Если для схемы (рис. 8.16, б) взять не обычные диоды, а диоды Шоттки (рис. 8.17, *a*), то получится схема маломощной ТТЛ с транзисторами Шоттки (МТТЛШ) (рис. 8.17, б).

Недостатком всех схем ТТЛ с простым инвертором является небольшая нагрузочная способность, что неприемлемо для схем больших степеней интеграции. Для увеличения нагрузочной способности была разработана схема ТТЛ со сложным инвертором [42].



**Рис. 8.17.** МТТЛ Шоттки: *а*) эквивалентная схема с диодами Шоттки, *б*) схема в транзисторной схемотехнике

#### 8.5. ТТЛ со сложным инвертором

В схеме ТТЛ со сложным инвертором (рис. 8.18) роль конъюнктора выполняет подсхема: резистор  $R_1$  и переходы база-эмиттер транзистора  $T_1$ . Схемой сопряжения является переход база-коллектор транзистора  $T_1$ . Все остальное — сложный инвертор ( $R_2$ ,  $R_3$ ,  $R_4$ , D,  $T_2$ ,  $T_3$ ,  $T_4$ ).

Пара транзисторов  $T_2-T_3$  по сути является одним составным транзистором с удвоенным напряжением отпирания. Составным его можно считать потому, что в обоих режимах схемы оба транзистора в любой момент времени находятся в одинаковых состояниях: если один закрыт, то и другой закрыт, и если один насыщен, то и другой насыщен. Кроме того, переход база-эмиттер транзистора  $T_2$  выполняет функцию второго диода схемы сопряжения, что увеличивает запас помехоустойчивости до уровня стандартной ДТЛ.

А вот пара транзисторов  $T_3-T_4$  является парой антагонистов: если один открыт, другой обязательно закрыт. Использование транзистора  $T_4$  уменьшает выходное сопротивление схемы в режиме логической единицы на выходе, что приводит к улучшению быстродействия в сравнении с ТТЛ с простым инвертором.

Как правило, входов у схем ТТЛ не больше 8, поскольку паразитные емкости параллельно включенных переходов база—эмиттер транзистора  $T_1$  складываются, и суммарная емкость, подключенная к базе многоэмиттерного транзистора, сильно влияет на время его переключения, снижая быстродействие схемы. Чем больше входов, тем медленнее работает транзистор  $T_1$ . Рассмотрим работу схемы ТТЛ со сложным инвертором на два входа (табл. 8.3).



Рис. 8.18. ТТЛ со сложным инвертором

Таблица 8.3

Bx <sub>1</sub>	Bx <sub>2</sub>	<i>T</i> <sub>1</sub>		т	Т	τ	Вых	од
A	В	переход база–эми- ттер <sub>1</sub>	переход база–эми- ттер <sub>1</sub>					
0	0	Открыт	Открыт	Закрыт	Закрыт	Открыт	$U^1$	1
0	1	Открыт	Закрыт	Закрыт	Закрыт	Открыт	<i>U</i> <sup>1</sup>	1
1	0	Закрыт	Открыт	Закрыт	Закрыт	Открыт	<i>U</i> <sup>1</sup>	1
1	1	Закрыт	Закрыт	Насыщен	Насыщен	Закрыт	U <sub>кэн</sub>	0

Работа ТТЛ со сложным инвертором

Схема ТТЛ работает на положительной логике: логический ноль соответствует низкому потенциалу (потенциалу шины «земля», то есть 0 В), логическая единица — высокому потенциалу (напряжению питания).

Первая строка. Напряжения на входах A и B соответствуют напряжению логического нуля, самого низкого потенциала в схеме. Потенциал точки C определяется напряжением источника питания. Мы должны подобрать напряжение питания таким образом, чтобы переходы база-эмиттер были открыты, и ток через открытые переходы от цепи питания и резистор  $R_1$  «уходил» в управляющую схему. Транзистор  $T_2$  закрыт, в нем текут токи утечки, падение напряжения на резистор  $R_3$  практически 0 В, и это напряжение подается на базу транзистора  $T_3$ . На переходе база-эмиттер транзистора  $T_3$  нулевое смещение, транзистор  $T_3$  закрыт. Ток утечки дает на резисторе  $R_2$  маленькое падение напряжения, поэтому на базе транзистора  $T_4$  оно практически равно E, транзистор  $T_4$  открыт. На выходе — напряжение логической единицы  $U^1$ :

$$U^1 \approx E - u_{\text{for all }} - u_{\text{D}}.$$

Вторая строка. На вход A подается напряжение логического нуля, а на вход B — напряжение логической единицы. Первый переход база-эмиттер<sub>1</sub> открыт, второй переход база-эмиттер<sub>2</sub> закрыт. В параллельной цепочке если хотя бы один переход открыт, то вся цепочка тоже открыта. Режим работы компонентов сложного инвертора аналогичен предыдущему. На выходе — напряжение логической единицы  $U^1$ .

*Третья строка*. Она аналогична предыдущей, только переходы как бы меняются местами. На вход A подается напряжение логической единицы, переход база–эмиттер<sub>1</sub> закрыт, зато открыт переход база–эмиттер<sub>2</sub>, так как на вход B подано напряжение логического нуля.

Параллельная цепочка переходов база–эмиттер открыта. Режим работы компонентов сложного инвертора аналогичен предыдущему. На выходе — напряжение логической единицы  $U^1$ .

Четвертая строка. На оба входа подается напряжение логической единицы. Запираются все переходы база-эмиттер. Ток от цепи питания через резистор  $R_1$  и открытый переход база-коллектор транзистора  $T_1$  поступает в базу транзистора  $T_2$ . Транзистор  $T_2$  должен быть введен в насыщение. Тогда в цепочке  $R_2 - T_2 - R_3$  потечет большой ток коллектора насыщения. Из-за падения напряжения на резисторе  $R_3$  на базе транзистора  $T_3$  по отношению к его эмиттеру увеличится напряжение, и оно должно быть таким, чтобы ввести транзистор  $T_3$  в насыщение. Из-за большого тока, идущего через резистор  $R_2$ , падает потенциал на базе транзистора  $T_4$ , в результате чего он закрывается. Надежное запирание обеспечивает диод D, включенный в цепь его эмиттера. Потенциал на выходе определяется напряжением коллектор-эмиттер насыщенного транзистора  $T_3-U_{\kappa эн3}$  (примерно 0,1–0,2 В), то есть на выходе получаем напряжение логического нуля  $U^0$ .

Из таблицы 8.3 и анализа режимов работы четко видны пары транзисторов:  $T_2 - T_3$  и  $T_3 - T_4$ .

Пара  $T_2 - T_3$  всегда работает в одинаковых режимах. С точки зрения схемотехники, это один транзистор, у которого напряжение база–эмиттер удвоено. В результате устраняется недостаток ТТЛ с простым инвертором, а именно невысокий запас помехоустойчивости.

Транзисторы  $T_3$  и  $T_4$  всегда находятся в противоположных состояниях. Транзистор  $T_4$  был введен в схему для уменьшения выходного сопротивления схемы, что приводит к увеличению ее выходного тока и, как следствие, к увеличению нагрузочной способности.

Поскольку в закрытом режиме схемы выходное сопротивление определяет не резистор, а открытый транзистор  $T_4$ , емкости нагрузочных схем перезаряжаются не через килоомное сопротивление резистора, а через омные сопротивления транзистора. Следовательно, вводя транзистор  $T_4$ , мы повышаем быстродействие схемы в сравнении с ТТЛ с простым инвертором.

Оценим достоинства и недостатки этого вентиля в сравнении с ТТЛ с простым инвертором. К *достоинствам* можно отнести:

- уменьшение задержки вентиля И–НЕ за счет уменьшения выходного сопротивления (это теперь не килоомный резистор, а сопротивление открытого транзистора T<sub>4</sub>);
- достаточно хороший запас помехоустойчивости (как у ДТЛ) за счет составного транзистора T<sub>2</sub>-T<sub>3</sub>;
- большую нагрузочную способность (достаточную для СБИС) за счет увеличения выходного тока.

К недостаткам относятся:

- большое количество резисторов;
- большая площадь, занимаемая вентилем на кристалле, снижающая информационную плотность СБИС на этих элементах;
- неидеальная передаточная характеристика, что критично для работы в цепях с помехами.

Рассмотрим передаточную характеристику схемы ТТЛ. Подключим к одному из входов ТТЛ со сложным инвертором источник меняющегося напряжения  $U_{\rm BX}$ , а на остальные (m - 1) входов дадим напряжение логической единицы, закрыв тем самым остальные переходы база-эмиттер транзистора  $T_1$  (рис. 8.19).



Рис. 8.19. Схема для определения передаточной характеристики ТТЛ со сложным инвертором

Увеличивая напряжение  $U_{\rm BX}$ , определим напряжение на выходе. Передаточная характеристика выглядит, как показано на рисунке 8.20, *a*.

На передаточной характеристике: A — рабочая точка, когда на входе напряжение логического нуля, B — рабочая точка, когда на входе напряжение логической единицы. Напряжение логической единицы это не только уровень  $U^1$ , но и любое значение  $U_{\rm вых}$  на участке [1-2]. Этот участок передаточной характеристики между точками 1 и 2 является существенным недостатком схем ТТЛ. Выпрямление этого участка — одна из основных задач, которые необходимо решить при оптимизации этой схемы.

На рисунке 8.20 показано, что если на вход нагрузочной схемы  $TTJ_2$  поступит напряжение логической единицы с участка [1-2] передаточной характеристики, то рабочая точка *B* для этой схемы «съедет» влево, и запас помехоустойчивости по отрицательной помехе нагрузоч-



**Рис. 8.20.** Анализ запаса помехоустойчивости по отрицательной помехе ТТЛ со сложным инвертором: *a*) передаточная характеристика, *б*) схема включения

ной схемы уменьшится, что является существенным недостатком этого класса схем.

# 8.6. Модификации схем ТТЛ со сложным инвертором

Модификация схемы наблюдается, как правило, в результате схемного устранения того или иного ее недостатка. Рассмотрим несколько модификаций схем ТТЛ со сложным инвертором, а вместе с ними — приемы оптимизации схем.

#### 8.6.1. ТТЛ с диодом в базовой цепи нагрузочного транзистора

Перемещение диода из эмиттерной цепи транзистора  $T_4$  в базовую повышает запас помехоустойчивости схемы вследствие увеличения напряжения логической единицы.

Так как ток, протекающий через диод в базовой цепи  $I_{D_s}$  меньше тока через диод в эмиттерной цепи  $I_{D_s}$  примерно в  $\beta$  раз (где  $\beta$  — коэффициент усиления транзистора), то в соответствии с вольт-амперной характеристикой диода (рис. 8.21, б) напряжение на открытом диоде в базовой цепи  $U_{D_s}$  меньше напряжения на открытом диоде в эмиттерной цепи транзистора  $U_{D_s}$ . Благодаря этому в формуле определения напряжения логической единицы  $U^1 \approx E - u_{6s_4} - u_D$  «вырастет» значение  $U^1$ . В передаточной характеристике уровень логической единицы повысит-



**Рис. 8.21.** Перенесение диода из эмиттерной в базовую цепь транзистора *T*<sub>4</sub>: *a*) схема ТТЛ, *б*) вольт-амперная характеристика диода

ся, рабочая точка *В* сдвинется вправо, запас помехоустойчивости по отрицательной помехе возрастет.

Недостатком «перемещения» диода в базовую цепь транзистора  $T_4$  является снижение быстродействия схемы вследствие увеличения паразитной емкости, подключенной к базе этого транзистора.

#### 8.6.2. ТТЛ с ключом в базовой цепи выходного транзистора

На рисунке 8.22 изображена модификация ТТЛ со сложным инвертором, исправляющая ее передаточную характеристику (выпрямляющая участок [1-2], делающая его параллельным оси  $U_{\rm BX}$ ). Схема отличается от базовой тем, что к базе выходного транзистора  $T_3$  подключен ключ — подсхема  $R_5-T_5-R_3$ .

Ключ открывается вместе с транзисторами  $T_2$  и  $T_3$  тогда, когда напряжение на переходе база-эмиттер транзистора  $T_3$  становится равным напряжению отпирания  $U_{6^{33}}$  (0,5–0,6 В) — точка 2' на рисунке 8.22, б. Только в этом случае в транзисторе  $T_2$  появляется ток, то есть уровень единицы не будет изломан на участке [A-2]. В результате передаточная характеристика будет выпрямлена и станет практически идеальной.

*Недостаток*. Мы ввели лишнее сопротивление и транзистор, то есть, улучшив передаточную характеристику, мы увеличили площадь и снизили быстродействие схемы ТТЛ со сложным инвертором.



Рис. 8.22. ТТЛ с ключом в базе выходного транзистора: *a*) схема, *б*) передаточная характеристика

#### 8.6.3. ТТЛ с использованием пары Дарлингтона

Эта модификация отличается от базовой ТТЛ тем, что вместо транзистора  $T_4$  и диода используются последовательно включенная пара n-p-n-транзисторов, называемая парой Дарлингтона (рис. 8.23).



Рис. 8.23. ТТЛ с парой Дарлингтона

Выходной ток  $I_{\rm вых}$  примерно в  $\beta$  раз больше, чем в базовой схеме. Так как нагрузочная способность определяется по формуле:

$$n = \frac{I_{\text{BMX}}}{I_{\text{BX}}}$$

то, соответственно, она (n) возрастает в то же количество раз  $(\beta)$ , что и выходной ток. Этот прием позволяет использовать данную модификацию в схемах, требующих большую нагрузочную способность ТТЛ.

#### 8.6.4. Повышение быстродействие схемы ТТЛ со сложным инвертором

В режиме, когда на выходе напряжение логического нуля, транзисторы  $T_2$  и  $T_3$  насыщены (рис. 8.24), в их базах соответственно накапливаются заряды. В базе транзистора  $T_2$  будет накоплен заряд  $Q_2$ , в базе  $T_3$  — заряд  $Q_3$ . Как только на одном из входов напряжение поменяется на ноль, транзисторы начнут закрываться, поэтому потребуется время для рассасывания накопленных в базах зарядов.

Время задержки этого процесса  $t^{01}$  (перехода из нуля в единицу) будет определяться по формуле:

$$t^{01} = t_{p_2} + t_{\text{отп}_4} + t_{p_3} + t_{\phi}^+$$

При оптимизации схемы по быстродействию основной задачей является уменьшение времени рассасывания зарядов из баз транзисторов  $T_2$  и  $T_3$ .

Возможны различные варианты решения. Рассмотрим модификации ТТЛ со сложным инвертором, которые частично или полностью решают эту задачу.



Рис. 8.24. ТТЛ со сложным инвертором. Режим логического нуля на выходе

**ТТЛ с использованием медленного диода (первый алгоритм).** Схема, изображенная на рисунке 8.25, отличается от стандартной тем, что параллельно переходу база-эмиттер транзистора  $T_2$  включен медленный диод  $D_{\rm M}$ .



Рис. 8.25. ТТЛ с медленным диодом

Сначала рассмотрим случай, когда на какой-либо из входов подается логический ноль, тогда ток от цепи питания через резистор  $R_1$  и открытый переход база–эмиттер поступает в управляющую схему. В какой-то момент времени на вход, где был логический ноль, подается логическая единица, ток от цепи питания идет в правую часть схемы.

Так как диод включен параллельно переходу транзистора  $T_2$ , на саму работу схемы это не повлияет. Когда транзистор  $T_2$  открывается, открывается медленный диод, и они работают синхронно. В момент времени, когда должен закрываться транзистор  $T_3$ , медленный диод еще открыт. В этот момент он работает как низкоомное сопротивление, и через него в управляющую схему заряд  $Q_3$  рассасывается быстрее.

Этот схемотехнический прием называется «созданием низкоомного пути».

**ТТЛ с использованием двухэмиттерного транзистора**  $T_2$  (второй алгоритм). Схема, представленная на рисунке 8.26, отличается от базовой тем, что в ней используется двухэмиттерный транзистор  $T_2$ , второй эмиттер которого подключен к выходу схемы.

Рассмотрим случай, когда на выходе логическая единица. Транзисторы  $T_3$  и  $T_2$  закрыты, поэтому на одном из входов логический ноль, ток идет налево в управляющую схему. В какой-то момент времени вместо нуля на вход будет подана единица, и ток пойдет в правую часть схемы. Транзистор  $T_2$  начнет открываться и входить в насыщение.

Ток второго эмиттера транзистора  $T_2$ , минуя базу транзистора  $T_3$ , будет поступать сразу в коллектор и транзистор  $T_3$  и вводить его в режим насыщения, не создавая заряда в базе. Заряд  $Q_3$  становится минимальным. При уменьшении таким путем заряда  $Q_3$ , соответственно, уменьшается время на его рассасывание. Таков метод быстрого уменьшения заряда в базе насыщенного транзистора.



Рис. 8.26. ТТЛ с использованием двухэмиттерного транзистора T<sub>2</sub>

**ТТЛ с диодами Шоттки.** В модификации схемы ТТЛ с диодами Шоттки на входах (рис. 8.27) количество диодов равно количеству входов вентиля. В этой схеме использован прием создания низкоомного пути для быстрого отвода заряда  $Q_2$  из базы транзистора  $T_2$ .

Рассмотрим случай, когда на все входы сначала поданы единицы, то есть база-эмиттерные переходы многоэмиттерного транзистора закрыты, ток течет в правую часть схемы. Транзисторы  $T_2$  и  $T_3$  насыщаются, в их базах накапливаются заряды  $Q_2$  и  $Q_3$  соответственно. В какой-то момент времени на один из входов с выхода управляющей схемы подается логический ноль.

На катоде соответствующего диода Шоттки понижается потенциал, он открывается. Там, где подаются логические нули, открываются дио-



Рис. 8.27. ТТЛ с диодами Шоттки

ды Шоттки. Заряд  $Q_3$  «рассасывается» через диоды Шоттки, подключенные ко входам с нулевым сигналом, в управляющие схемы, с выходов которых подается логический ноль. Открывшиеся диоды создают низкоомные пути для «рассасывания» заряда  $Q_3$ . Это еще один пример того, как можно повысить быстродействие схемы.

Частный случай метода уменьшения зарядов  $Q_2$  <br/>и $Q_3$  — это случай, когда заряды  $Q_2$  <br/>и $Q_3$ изначально равны нулю.

**ТТЛШ — схемы ТТЛ с транзисторами Шоттки.** Этот случай возможен, если использовать транзисторы Шоттки (ТШ) (рис. 8.29).



Рис. 8.28. Транзистор Шоттки: а) схема, б) структура

С точки зрения транзисторной схемотехники, ТШ — это обычный транзистор, с диодом Шоттки, включенным параллельно переходу база-коллектор транзистора (рис. 8.28, *a*). Структура ТШ отличается от структуры обычного биполярного транзистора тем, что базовый контакт размещен не только над областью базы, но и над областью коллектора (рис. 8.28, *б*).

Благодаря диоду Шоттки, напряжение отпирания которого равно 0,3–0,4 В, когда в базу поступают носители для формирования избыточного заряда, они, минуя базу, будут уходить в коллектор, и в базе транзистора заряд накапливаться не будет. Поэтому в режиме насыщения у транзистора Шоттки заряд в базе равен нулю.

Таким образом, в схемах ТТЛШ (рис. 8.29 и 8.30) используется второй алгоритм улучшения быстродействия, когда заряды в базах транзисторов уменьшаются (в схемах Шоттки) до нуля. В сравнении с обычной ТТЛ, ТТЛШ дают примерно в три раза меньшую задержку.



Рис. 8.29. Стандартная модификация ТТЛШ

На рисунке 8.30 изображена модификация ТТЛШ с повышенной нагрузочной способностью и выпрямленной передаточной характеристикой.



Рис. 8.30. Исправляющая технические параметры модификация ТТЛШ

# 8.7. Реализация функции И–ИЛИ–НЕ в схемотехническом базисе ТТЛ



Рис. 8.31. Расширитель

Для реализации дополнительной функции ИЛИ в схемотехническом базисе ТТЛ со сложным инвертором используется схема расширителя (рис. 8.31).

«Открытость» коллектора и эмиттера транзистора  $T_2$  делает возможным параллельное соединение с транзисторами  $T_2$  других расширителей, которые на входе реализуют функции конъюнкции.

Параллельное соединение транзисторов — это схема «зависимого» ИЛИ, не выполняющая функцию без нагрузки, которая, как правило, реализует инверсию.

На рисунке 8.32, a изображена схема, в которой k расширителей включены параллельно и подсоединены к узлам M и N. При этом «нулевой» расширитель является частью базовой схемы ТТЛ со сложным



Рис. 8.32. ТТЛ со сложным инвертором, реализующая функцию И–ИЛИ–НЕ: а) транзисторная схема, б) обозначение вентиля И–ИЛИ–НЕ

инвертором. Общий коллектор схемы ИЛИ имеет резистивную нагрузку в виде резистора  $R_2$ , который является частью сложного инвертора.

Поэтому в данной схеме многоэмиттерные транзисторы в совокупности с резистором  $R_1$  реализуют конъюнкции, параллельное соединение транзисторов — функцию ИЛИ, а сложный инвертор — функцию НЕ.

Количество расширителей k вентиля И–ИЛИ–НЕ ограничено следующими соображениями: когда все транзисторы  $T_2$  закрыты,  $T_3$  должен быть закрыт, и на выходе должна быть логическая единица, при наличии токов утечки в закрытых транзисторах  $T_2$  через резистор  $R_3$ потечет суммарный ток утечки, который, создавая на нем падение напряжения, сможет открыть транзистор  $T_3$ , что приведет к нарушению логики работы схемы. На практике количество расширителей, как правило, не превышает 5 или 6.

Несмотря на увеличение компонентов в ТТЛ вентиле И–ИЛИ–НЕ, использование его при проектировании сложных схем может давать существенные аппаратные преимущества в сравнении с базовой ТТЛ И–НЕ.

#### 8.8. Схема ТТЛ с тремя состояниями

Схема ТТЛ с тремя состояниями поддерживает возможность блокировки выхода. Необходимость в этой схеме может возникнуть в случае, представленном на рисунке 8.33, когда несколько схем ТТЛ со сложным инвертором своими выходами подключены к одной шине данных (ШД).

Возникает вопрос: если на выходе одной схемы логический ноль, а у другой — логическая единица, какой сигнал «пойдет» в ШД? На



Рис. 8.33. Подключение двух схем ТТЛ к одной ШД: *a*) вентильная схема, б) транзисторная схема.

этот вопрос можно ответить, рассмотрев транзисторный вариант этого включения (рис. 8.33, б).

В случае, когда на выходе одной схемы логический ноль, а на выходе другой — логическая единица, возникает проводящая последовательная цепь  $E - R_4^2 - T_4^2 - T_3^1$ , действующая как делитель напряжения. Потенциал в выходном узле установится не 0 и не 1, а будет неопределенным, зависящим от параметров транзисторов и резистора данной цепи. Поэтому необходима возможность отключения (блокировки) выхода той схемы, которая в конкретный момент времени не должна выдавать информацию в ШД.

Эта возможность реализована в схеме ТТЛ с тремя состояниями (0, 1,  $R_{\rm Bbix} = \infty$ ). Такая схема отличается от базовой присутствием дополнительного транзистора  $T_5$ , на базу которого подается управляющий сигнал X, тогда как коллектор соединен с коллектором транзистора  $T_2$  (рис. 8.34, *a*).



X	<b>А</b> (вх <sub>1</sub> )	<b>В</b> (вх <sub>2</sub> )	Выход
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	$R_{\text{вых}} = \infty$
1	0	1	$R_{\text{вых}} = \infty$
1	1	0	$R_{\text{вых}} = \infty$
1	1	1	$R_{\text{вых}} = \infty$
		б	

**Рис. 8.34.** ТТЛ с тремя состояниями: *a*) транзисторная схема, *б*) таблица работы для схемы на два входа

Если управляющий сигнал X — ноль, транзистор  $T_5$  закрыт и не влияет на работу схемы (схема выдает информацию), то есть блокировки по выходу нет (рис. 8.34, б). Если управляющий сигнал X — единица, то транзистор  $T_5$  насыщен, на его коллекторе низкий потенциал (0,2 В), транзисторы  $T_4$  и  $T_3$  закрыты,  $R_{\rm вых} = \infty$ , так что схема не выдает информацию (ток в нагрузку режим блокировки по выходу).

В схеме (8.33, *a*) нужно в качестве вентилей ТТЛ использовать ТТЛ с тремя состояниями и управлять их работой с помощью управляющих сигналов *X*.

# 8.9. Реализация схемы И–НЕ в переходной схемотехнике

В транзисторной схемотехнике ТТЛ элемент И–НЕ на два входа содержит 11 полупроводниковых областей, 10 p–n-переходов и 3 внутренних соединения. К внутренним относятся соединения, связывающие компоненты элемента между собой.

На рисунке 8.35 изображены: *a*) принципиальная схема в транзисторной схемотехнике, *б*) интегральная структура ТТЛ в ЭПТ, в которой хорошо виден принцип дискретности построения интегральных структур,



Рис. 8.35. Элемент И–НЕ в базисе ТТЛ: *a*) принципиальная схема в транзисторной схемотехнике, *б*) интегральная структура, *в*) графовая модель интегральной структуры (*N* = 11)

оставшийся от старых схемотехник, *в*) графовая модель интегральной структуры, по сути дела — принципиальная схема в переходной схемотехнике.

Пять переходов:  $p_1-n_2$ ,  $p_1-n_3$ ,  $p_1-n_4$ ,  $p_7-n_4$ ,  $p_8-n_4$  — не выполняют никакой функции, кроме изолирующей, и являются избыточными.

#### 8.9.1. Синтез КТТЛ с простым инвертором (*N* = 8)

Один из вариантов оптимизации ТТЛ с простым инвертором в транзисторной схемотехнике — отказ от резисторов, заменяя их p-n-p-транзисторами (рис. 8.36).



**Рис. 8.36.** Этапы синтеза КТТЛ: *а*) отказ от резисторов, *б*) использование *p*-*n*-*p*-транзисторов, питающих базы *n*-*p*-*n*-транзисторов

Собственно говоря, это попытка создать в транзисторной схемотехнике ИС И–НЕ класса ТТЛ.

#### 8.9.2. Уравнение синтеза схемы И–НЕ в переходной схемотехнике

Для синтеза ФИЭ И–НЕ класса ТТЛ в переходной схемотехнике в качестве объединяемых частей используют:

- ФИЭ, реализующий функцию И и представляющий собой многоэмиттерный *n*-*p*-*n*-транзистор с подключенным к базе *p*-*n*-*p*-транзистора (для ФИЭ И на два входа, *N* = 6);
- ФИЭ-инвертор; в уравнении (8.2) в качестве модели ФИЭ-инвертора взята обобщенная модель инжекционного инвертора (N = 5), включающая в себя модели G4.1 и G4.2.

Основное уравнение синтеза ФИЭ И–НЕ, позволяющее синтезировать модели без использования ЭВМ, имеет вид:



Особенность уравнения аналитического синтеза ФИЭ И–НЕ (8.2) состоит в том, что функциональные части базовых областей p-n-p-транзисторов ФИЭ И и ФИЭ НЕ не детерминированы. Потенциалы этих областей могут меняться в определенных пределах. Необходимо обеспечить лишь выполнение заданной логической функции. Это возможно при выполнении условий:

$$\begin{split} F_{{}_{\mathrm{CB1}}} + u_{p-n} &\leq E \\ F_{{}_{\mathrm{CB2}}} + u_{p-n} &\leq E, \end{split}$$

где:  $F_{_{CB1}}$  и  $F_{_{CB2}}$ — значения потенциалов базовых областей p-n-p-транзисторов ФИЭ И и ФИЭ НЕ соответственно, E — напряжение питания,  $u_{p-n}$  — напряжение на открытом p-n-переходе.

Если с учетом этих условий выбирать напряжение питания E, то функции  $F_{cm1}$  и  $F_{cm2}$  могут принимать значения из множеств:

$$F_{cb1}:(F_0, F_1, F_{bx_i}, F_{bbix});$$
  
$$F_{cb2}:(F_0, F_{bx_i}, F_{bbix}), i = 1, \dots, m.$$

Вариант, когда  $F_{_{\rm CB2}} = F_1$ , здесь не рассматривается, так как в этом случае p-n-p-транзистор ФИЭ НЕ вырождается в диод.

Результат уравнения аналитического синтеза (8.2) — 12 математических моделей ФИЭ И–НЕ, представленных в таблице 8.4. Эти модели реализованы на 6 графах. Восемь моделей являются деревьями [136–138]. Некоторые модели отличаются только функциональными частями, что очень важно при создании перестраиваемых СБИС. Без изменения структуры СБИС, меняя только управляющее воздействие, можно получать устройства с различными статистическими и динамическими свойствами.

Моделируя на ЭВМ математические модели ФИЭ И–НЕ и сравнивая их по различным параметрам, можно увидеть, что наилучшие значения задержки, мощности, напряжений логических нуля и единицы имеют древовидные модели. Они содержат минимальное количество p-n-переходов (N-1) и имеют минимальную суммарную паразитную емкость и минимальное число паразитных транзисторов.

#### Таблица 8.4

## Результаты синтеза ФИЭ в классе И-НЕ (ТТЛ). Уравнение (8.2)

Nº	Условие синтеза	Математическая модель ФИЭ И–НЕ (КТТЛ)	Обозначение модели
1	$F_{\rm cb1} = F_0$ $F_{\rm cb2} = F_0$	$p^{F_{\text{BX}_1}} p^{F_{\text{BX}_2}} p^{E}$	G8.1
2	$F_{\rm cb1} = F_0$ $F_{\rm cb2} = F_{\rm bbx}$	$n^{F_{\text{BX}_1}}$ $n^{F_{\text{BX}_2}}$ $p^E$ $n^{F_1}$ $p^{F_1}$ $p^{F_1}$	G8.2
3	$F_{\rm CB1} = F_0$ $F_{\rm CB2} = F_{\rm BX_1}$	$n^{F_1}$ $n^{F_{BX1}}$ $n^{F_{BMX}}$	G8.3
4	$F_{\rm cb1} = F_0$ $F_{\rm cb2} = F_0$	$n^{F_{\text{BX}_1}}$ $p$ $n^{F_1}$ $p^E$ $n^{\perp}$ $p^{F_1}$ $n^{F_{\text{BMX}}}$ $n^{F_{\text{BX}_2}}$	G8.4
5	$F_{\rm CB1} = F_1$ $F_{\rm CB2} = F_{\rm BMX}$	$n^{F_{\text{BX}_1}}$ $p$ $n^{F_1}$ $p^E$ $n^{F_{\text{BMX}}}$ $p^{F_1}$ $n^{\perp}$ $n^{F_{\text{BX}_2}}$	G8.5
6	$F_{\rm CB1} = F_1$ $F_{\rm CB2} = F_{\rm Bx_1}$	$p$ $n^{F_{BX_2}}$ $p^{F_1}$ $n^{F_{Bbax}}$ $n^{F_{Bbax}}$	G8.6

 $F_{\rm CB1} = F_{\rm BMX}$ 7 G8.7  $n^{F_{\text{BX1}}}$  $n^{F_{BX_2}}$  $p^E$  $F_{\rm CB2} = F_0$  $\bullet$   $n^{\perp}$ n<sup>F<sub>вых</sub></sup> n<sup>F</sup>I p a  $p^{F_{I}}$  $n^{F_{BX_1}}$  $n^{F_{\text{BX}2}}$  $p^E$  $F_{\rm CB1} = F_{\rm BMX}$ G8.8 8  $F_{\rm CB2} = F_{\rm BMX}$  $n^{F_{I}}$ n<sup>F<sub>вых</sub>, ́p<sup>F</sup>I</sup> р  $n^{\perp}$  $F_{\rm CB1} = F_{\rm BMX}$ 9 G8.9  $F_{\text{CB2}} = F_{\text{BX}_2}$ n<sup>FI</sup>  $n^{F_{BX_1}}$  $p^{F_{I}}$  $n^{F_{BX_2}}$ р  $n^{F_{\text{Bbix}}}$  $F_{\text{CB1}} = F_{\text{BX}_1}$ 10 G8.10 n' $F_{\rm CB2} = F_0$  $n^{F_{\text{BX}_1}} p^E$  $n^{F_{\text{Bbix}}} p^{F_{\text{I}}}$  $n^{\perp}$ 9 р  $n^{F_{BX_2}}$  $F_{\rm CB1} = F_{\rm BX_1}$ 11 G8.11  $n^{F_{I}}$  $F_{\rm CB2} = F_{\rm BMX}$  $\rho^{F_{I}}$  $n^{F_{BX_1}} p^E$  $n^{\perp}$ n<sup>F<sub>вых</sub></sup> a р  $n^{F_{\text{BX2}}}$  $F_{\text{CB1}} = F_{\text{BX}_1}$ 12 G8.12  $\circ n^{F_{\text{BX}_2}}$  $F_{\text{CB2}} = F_{\text{BX}_2}$ р ٥ n<sup>F<sub>BX1</sub></sup> 9  $p^E$  $p^F$ 

Продолжение

Среди древовидных моделей следует различать модели с различной максимальной длиной независимых маршрутов. При равных размерности (N) и количестве p-n-переходов чем больше длина дерева, тем меньше разветвлений оно имеет и тем меньшую площадь занимает на кристалле при использовании вертикальной интеграции. У древовидных моделей ФИЭ И–НЕ на три p-n-перехода и два внутренних соединения меньше, чем у транзисторного аналога (рис. 8.35).

Большинство синтезированных математических моделей являются моделями элементов И–НЕ с инжекционным питанием, поэтому их потребляемая мощность значительно снижена (в сравнении с обычной схемой ТТЛ). Некоторые схемы (например, G8.8) работают по принципу КМОП-элементов: когда на выходе логического элемента имеется напряжение логической единицы, p-n-p-транзисторы закрыты, схема не потребляет мощности.

Для схемотехнической реализации логического базиса И–НЕ на инжекционных инверторах требуется (4m + 2) p-n-переходов и (m + 1)внутренних соединений. А при использовании ТТЛ (рис. 8.35) — (8+m) переходов и три внутренних соединения (m — число логических входов элемента).

Для интегральной реализации ФИЭ И–НЕ на *m* входов требуется (6+m) p-n-переходов и одно соединение, что на (3m-4) p-n-перехода и *m* соединений меньше, чем при использовании ИИ, и даже при m = 2 такие элементы экономичнее ИИ. С ростом числа входов выигрыш от использования нового схемотехнического базиса по соединениям и особенно по p-n-переходам увеличивается; уменьшение в 3 раза по сравнению с обычной схемой ТТЛ и в *m* раз с И<sup>2</sup>Л количества внутренних соединений элемента И–НЕ соответственно приводит к уменьшению общей металлизации интегральных схем, что очень важно для СБИС.

Использование комплементарного биполярного базиса И–НЕ с применением трехмерных технологий позволит создавать быстродействующие СБИС с максимальной плотностью компоновки.

#### 8.9.3. Синтез интегральных структур КТТЛ

Рассмотрим реализацию КТТЛ с древовидной моделью в различных технологиях:

- эпитаксиально-планарная технология;
- многослойные технологии;
- 3D реализации.

Эпитаксиально-планарная технология. Эта технология характеризуется тремя уровнями переходов.

Пусть подложка  $x = p_5$  (рис. 8.37).

204



Рис. 8.37. КТТЛ — эпитаксиально-планарная технология: *a*) модель структуры, б) интегральная структура

**Многослойные интегральные схемы.** Когда математическая модель требует 4-го внутреннего перехода и более, используются дополнительные эпитаксиальные слои (рис. 8.38).



Пусть  $n_8$  — подложка.

Рис. 8.38. КТТЛ — многослойная схема: *a*) модель структуры, б) интегральная структура

Возможны технологии, где корней в модели несколько (рис. 8.39, а).



**Рис. 8.39.** КТТЛ — технологии с локальной эпитаксией: *a*) структурная формула с двумя корнями, *б*) соответствующая ей интегральная структура, *в*) структурная формула с одним корнем, *г*) соответствующая ей интегральная структура

**Трехмерные интегральные схемы (3D ИС) КТТЛ.** Вертикальная интеграция древовидных моделей дает максимальный выигрыш по плотности компоновки интегральных схем, но требует дорогих и «холодных» (чтобы не разрушать уже созданное) технологических процессов (рис. 8.40, *a*). Повернув вертикальную структуру на 90° и поместив ее на изолирующую подложку, получим «дешевую» переходную структуру на изоляторе (рис рис. 8.40, *б*), требующую меньшее количество технологических операций.



В

Рис. 8.40. Различные пространственные реализации ФИЭ: *a*) вертикальная, б) горизонтальная, *b*) трехмерная



Рис. 8.41. Вертикальная КТТЛ с простым инвертором: а) структура, б) топология

Возможна сложная трехмерная реализация моделей переходного элемента в виде слоистых структур с внутренней изоляцией и проводниками между слоями (рис. 8.40, *в*).

Для технической реализации многих схем управления и назначения (создания контактов к материальным областям) в вертикальных слоистых структурах используют принцип пирамиды (рис. 8.41). Горизонтальные площадки нижних слоев пирамиды можно использовать при формировании контактов к областям.

# 8.10. Алгоритмы проектирования СБИС в базисе ТТЛ

#### 8.10.1. Алгоритм проектирования сложных схем в базисе ТТЛ И-НЕ

Алгоритм проектирования сложных схем в базисе ТТЛ И-НЕ можно записать следующим образом:

$$\overline{\mathbf{M}}$$
ДН $\Phi(F)$ ,

то есть в словесной форме:

- взять МДНФ(F) минимальную дизъюнктивную нормальную форму функции F;
- взять ее двойное отрицание;
- раскрыть внутреннее отрицание, используя закон де Моргана, оставив внешнее отрицание.

Рассмотрим применение алгоритма на примере. Спроектируем схему И–НЕ в базисе ТТЛ, реализующую функцию:

$$F = ab + c\overline{d}$$
.

В соответствии с алгоритмом проектирования преобразуем правую часть равенства:

$$F = ab + c\overline{d} = \overline{ab + c\overline{d}} = \overline{\overline{ab \cdot c\overline{d}}}.$$

В соответствии с полученным логическим уравнением составим схему ИЛИ–НЕ в базисе ТТЛ (рис. 8.42).



**Рис. 8.42.** Реализация функции F = ab + cd в схемотехническом базисе ТТЛ И–НЕ

#### 8.10.2. Алгоритм проектирования сложных схем в базисе ТТЛ И–ИЛИ–НЕ

Алгоритм проектирования сложных схем в схемотехнике ТТЛ можно записать следующим образом:

МДН
$$\Phi(\overline{F})$$
,

что означает:

- взять МДНФ (F) минимальную дизъюнктивную нормальную форму инверсной функции F;
- взять общее отрицание, ничего не меняя в дизъюнктивной форме.

Рассмотрим применение алгоритма на следующем примере. Спроектируем схему в базисе ТТЛ И–НЕ, реализующую функцию:

$$\overline{F} = ab + c\overline{d}$$
.

Обратите внимание: для этого базиса берется не прямая, а инверсная функция.

В соответствии с алгоритмом проектирования для получения прямой функции возьмем отрицание левой и правой частей логического уравнения:

$$F = \overline{F} = \overline{ab + c\overline{d}}$$
.

Правая часть уравнения реализуется одним вентилем ТТЛ И–ИЛИ–НЕ с двумя расширителями (рис. 8.43).

Использование вентиля ТТЛ И–ИЛИ–НЕ в транзисторной схемотехнике часто, как и в данном случае, при проектировании устройств дает выигрыш в количестве используемых компонентов (транзисторов и резисторов).



**Рис. 8.43.** Реализация функции  $\overline{F} = ab + c\overline{d}$  в схемотехническом базисе ТТЛ И-ИЛИ-НЕ

# 8.11. Физическое моделирование наноструктуры переходного элемента И–НЕ (*N* = 8) со структурной формулой на рисунке 8.44, б

Для физического моделирования переходного элемента И–НЕ была выбрана модель G8.4 (рис. 8.44, *a*) из таблицы 8.6. Она имеет древовидную структуру с размерностью, равной 8 (для двух логических входов). Количество возможных пространственных реализаций для биполярного переходного элемента И–НЕ на два входа (N = 8) равно  $4^8 = 65\,536$ .



**Рис. 8.44.** Переходный элемент И–НЕ на два входа: *a*) общая математическая модель, *б*) структурная формула, *в*) транзисторный аналог, *г*) 3D структура, *д*) расчетная сетка для моделирования

Если в качестве подложки выбрать область  $p_1^{E}$ , получим структурную формулу (рис. 8.44,  $\delta$ ) и соответствующую ей структуру (рис. 8.44,  $\epsilon$ ).

Для усиления транзисторных эффектов (рис. 8.44, в):

 $T_1(n_2-p_4-n_6; n_2-p_4-n_7), T_2(n_3-p_5-n_8), T_3(p_1-n_2-p_4)$  и  $T_4(p_1-n_3-p_5)$  переходы  $n_2-p_4$  и  $n_3-p_5$  имеют специфический профиль, формирующий базы интегрированных друг в друга транзисторов.

# 8.11.1. Результаты компьютерного моделирования переходного элемента И–НЕ (*N* = 8)

Моделирование осуществлялось для минимального топологического размера 10 нм и минимальной толщины баз для транзисторов  $T_1$  и  $T_2$  в 5 нм. На рисунках 8.45–8.50 представлены результаты моделирования, подтверждающие работоспособность наноструктуры переходного элемента И–НЕ с размерностью N = 8 (ТТЛ) с математической моделью предоставленной на рисунке 8.44,  $\delta$ .

На рисунке 8.45, *а* представлены графики функций наноструктуры И–НЕ в зависимости от входного напряжения:

- 1 передаточная характеристика, подтверждающая работоспособность и реализацию общей инверсии;
- 2 напряжение на базе транзистора T<sub>2</sub>; из этого графика видно, в какой момент начинает открываться выходной транзистор;
- 3 напряжение на базе транзистора  $T_1$ ;

на рисунке 8.45, б представлены:

- 1 общий выходной ток,
- 2— ток базы транзистора Т<sub>2</sub>,
- 3 ток в подложке p<sub>1</sub>.



Рис. 8.45. Графики функций в зависимости от входного напряжения:
а): 1 — передаточная характеристика, 2 — напряжение на базе транзистора T<sub>2</sub>, 3 — напряжение на базе транзистора T<sub>1</sub>; б): 1 — общий выходной ток, 2 — ток базы транзистора T<sub>2</sub>, 3 — ток в подложке p<sub>1</sub>

На рисунке 8.46 приводятся результаты 3D моделирования наноструктуры И–НЕ:

а) плотность дырок;

б) плотность электронов;

в) электростатический потенциал.

На цветных вкладках: результаты 2D моделирования (рис. 8.47–8.49) и 3D моделирования (рис. 8.50) наноструктуры И–НЕ. На рисунке 8.47:

а) общая математическая модель на два входа;

б) подвижность дырок (слева — режим, когда на выходе логическая единица, справа — логический ноль);

*в*) пространственный заряд (слева — режим, когда на выходе логическая единица, справа — логический ноль).

Рисунок 8.48:

а) электростатический потенциал;

б) плотность электронов;

в) плотность дырок.

Рисунок 8.49:

а) квазипотенциал для дырок;

б) квазипотенциал для электронов;

в) подвижность электронов.

Рисунок 8.50:

a) плотность дырок;

б) плотность электронов;

в) электростатический потенциал.



Рис. 8.46. Результаты 3D моделирования наноструктуры И–НЕ: *a*) плотность дырок, б) плотность электронов, *b*) электростатический потенциал



Рис. 8.47. Результаты 2D моделирования переходного элемента И–НЕ (ТТЛ): а) общая математическая модель на два входа, б) подвижность дырок (слева — режим, когда на выходе логическая единица, справа — логический ноль), в) пространственный заряд (слева — режим, когда на выходе логическая единица, справа — логическая едини едини



Рис. 8.48. Результаты 2D моделирования переходного элемента И–НЕ (слева — режим, когда на выходе логическая единица, справа — логический ноль): *а*) электростатический потенциал, б) плотность электронов, *в*) плотность дырок



**Рис. 8.49.** Результаты 2D моделирования переходного элемента И–НЕ (слева — режим, когда на выходе логическая единица, справа — логический ноль): *a*) квазипотенциал для дырок, *б*) квазипотенциал для электронов, *в*) подвижность электронов


Рис. 8.50. Результаты 3D моделирования переходного элемента И–НЕ: *а*) плотность дырок, *б*) плотность электронов, *в*) электростатический потенциал

#### 8.11.2. Физическое моделирование наноструктуры переходного элемента И–НЕ (*N* = 8) со структурной формулой на рисунке 8.51

У одной и той же математической модели переходного элемента И–НЕ (рис. 8.44, *a*) существует  $4^8 = 65\,536$  возможных пространственных реализаций. Для определения работоспособности промоделируем вариант наноструктуры, имеющей вертикальную ориентацию, то есть занимающей на поверхности кристалла наименьшую площадь. Этому варианту соответствует структурная формула, показанная на рисунке 8.51, а ей — наноструктура, изображенная на рисунке 8.52.



Рис. 8.51. Структурная формула наноструктуры переходного элемента И–НЕ с максимальной информационной плотностью

В системе моделирования кириллица не используется, поэтому в качестве обозначений используются: in — вх (вход), out — вых (выход), Gnd — ( $F_0$ , шина «земля), E — напряжение питания, Ox — окисел (SiO<sub>2</sub>), Au — металл, используемый для обеспечения равенства потенциалов  $F_1$  в полупроводниковых областях  $n_2$  и  $p_5$  (золото).

На рисунке 8.52 показана сетка для моделирования физических и электрических процессов в наноструктуре И–НЕ с максимальной информационной плотностью. Для определения работоспособности было проведено моделирование наноструктуры с одним входом [120].

На рисунке 8.53 представлены результаты компьютерного моделирования: графики функций наноструктуры переходного элемента



Рис. 8.52. Наноструктура переходного элемента И–НЕ с максимальной информационной плотностью: *a*) конструкция, б) расчетная сетка для моделирования



**Рис. 8.53.** Графики функций наноструктуры переходного элемента И–НЕ с максимальной информационной плотностью в зависимости от входного напряжения, подаваемого на область *n*<sub>7</sub>: *a*) заряд во входной области *n*<sub>7</sub>, *б*) заряд в выходной области *n*<sub>8</sub>, *в*) общий ток в области *p*<sub>1</sub>, *г*) общий ток во входной области *n*<sub>7</sub>, *д*) общий ток в выходной области *n*<sub>8</sub>, *е*) передаточная характеристика

И–НЕ с максимальной информационной плотностью в зависимости от входного напряжения, подаваемого на область  $n_7$ : *a*) заряд во входной области  $n_7$ , *b*) заряд в выходной области  $n_8$ , *b*) общий ток в области  $p_1$ , *c*) общий ток во входной области  $n_7$ , *d*) общий ток в выходной области  $n_8$ , *e*) передаточная характеристика, подтверждающая работоспособность данной наноструктуры в системе себе подобных.

Следует отметить, что при технологической реализации потребуется семь полупроводниковых слоев и оксидная изоляция рассматриваемой наноструктуры И–НЕ.

Результаты 3D физического моделирования данной наноструктуры II-HE (N = 7) представлены на цветной вкладке (слева — режим, когда на выходе напряжение логического нуля, справа — логической единицы). На рисунке 8.54: *а*) плотность электронов, *б*) плотность дырок, *в*) пространственный заряд; на рисунке 8.55: *а*) электростатический потенциал, *б*) RSH-рекомбинация, *в*) подвижность дырок.





а





б



Рис. 8.54. Результаты 3D моделирования наноструктуры И–НЕ (*N* = 7) со структурной формулой, изображенной на рисунке 8.51 (слева — режим, когда на выходе напряжение логического нуля, справа — логической единицы): *a*) плотность электронов, *б*) плотность дырок, *b*) пространственный заряд





а

sinRecombination [cm\*-3\*s\*-1] 1.1E+23 4.9E+20 2.2E+18 9.9E+15 4.4E+13 -1.1E+12 sithRecombination [cm\*-3\*s\*-1]



б



Рис. 8.55. Результаты 3D моделирования наноструктуры И–НЕ (*N* = 7) со структурной формулой, изображенной на рисунке 8.51 (слева — режим, когда на выходе напряжение логического нуля, справа — логической единицы): *а*) электростатический потенциал, *б*) RSH-рекомбинация, *в*) подвижность дырок

#### 8.11.3. Физическое моделирование наноструктуры переходного элемента И–НЕ (N = 8) со структурной формулой на рисунке 8.56, б

Еще одна математическая модель биполярного переходного элемента И-HE, взятая из таблицы 8.6, представлена на рисунке 8.56, *a*. Если в качестве подложки выбрать область  $p^E$  и все переходы сделать поверхностными, получим структурную формулу, изображенную на рисунке 8.56, *б*.



Рис. 8.56. Наноструктура биполярного переходного элемента И–НЕ (*N* = 8): *a*) математическая модель G8.1; *б*) структурная формула

Этой структурной формуле соответствует наноструктура И–НЕ, представленная на рисунке 8.57 [121, 122].

На стороне рисунка 8.57, а хорошо просматривается структура НЕ:



на сторонах рисунка 8.57, б, в — структура И:



Транзисторный аналог (схема необходимых транзисторных эффектов для реализации функции И-HE) представлен на рисунке 8.58, *a*. На рис. 8.58, *б* показана сетка для моделирования физических и электрических характеристик наноструктуры И-HE.



Рис. 8.57. Четыре стороны наноструктуры И–НЕ со структурной формулой, представленной на рисунке 8.56, б





Рис. 8.58. Наноструктура И–НЕ: а) транзисторный аналог, б) сетка для моделирования

Компьютерное моделирование физических и электрических характеристик рассматриваемой наноструктуры И–НЕ проводилось для ее минимального топологического размера в 10 нм и минимальной толщиной базового слоя, равного 5 нм. Площадь топологии этой наноструктуры без изолирующих оксидов составляет  $50 \times 50$  нм<sup>2</sup>, с изолирующими оксидами —  $60 \times 70$  нм<sup>2</sup>. Со стороны контакта, на который подается нулевой потенциал  $F_0$ , изоляция не нужна, в базовой матрице на месте оксидной изоляции может быть «симметрично отраженный подобный элемент» с общей шиной нулевого потенциала. А это значит, что на кристалле можно разместить  $2,3 \cdot 10^{14}$  таких функционально полных наноструктур И–НЕ.

На рисунке 8.59 представлены результаты моделирования рассматриваемой наноструктуры И–НЕ, графики функций в зависимости от входного напряжения: *a*) передаточная характеристика, *б*) напряжение в области  $p^{F_1}$  базы инвертирующей структуры, *в*) общий ток в области  $p^E$ , *г*) общий ток в области  $n^{\perp}$ , *д*) общий ток в области  $n^{\text{вых}}$ , *е*) общий ток в области  $n^{\text{вх}_1}$ , *ж*) заряд в области  $p^E$ , *з*) заряд в области  $n^{\text{вых}}$ , *и*) заряд в области  $n^{\text{вх}_1}$ .

Также для этой наноструктуры И–НЕ на рисунке 8.60 представлены результаты 3D моделирования физических характеристик: a) абсолютное значение напряженности электрического поля,  $\delta$ ) абсолютное значение плотности общего тока, e) скорость электронов. Слева представлен режим, когда на выходе напряжение логического нуля, справа — напряжение логической единицы.

На цветной вкладке (рис. 8.61) приведены результаты 3D моделирования физических характеристик наноструктуры И–НЕ со структурной формулой, представленной на рисунке 8.56, б со стороны части структуры И, а на рисунке 8.62 — со стороны структуры НЕ: *a*) электростатический потенциал, б) квазипотенциал Ферми для электронов, *в*) плотность дырок (слева представлен режим, когда на выходе напряжение логического нуля, справа — напряжение логической единицы).

Полученные результаты моделирования подтверждают работоспособность переходной наноструктуры И–НЕ со структурной формулой, изображенной на рисунке 8.56, б.



Рис. 8.59. Результаты моделирования наноструктуры И–НЕ со структурной формулой, изображенной на рисунке 8.56, б, графики функций в зависимости от входного напряжения: *a*) передаточная характеристика, б) напряжение в области  $F^{F_1}$ базы инвертирующей структуры, *в*) общий ток в области  $p^E$ , *г*) общий ток в области  $n^{\perp}$ , *д*) общий ток в области  $n^{\text{вых}}$ , *е*) общий ток в области  $n^{\text{вх}_1}$ , ж) заряд в области  $p^E$ , *з*) заряд в области  $n^{\text{вых}}$ , *и*) заряд в области  $n^{\text{вх}_1}$ 



Рис. 8.60. Результаты 3D моделирования физических характеристик наноструктуры И–НЕ со структурной формулой, представленной рисунке 8.56, *б*: *а*) абсолютное значение напряженности электрического поля, *б*) абсолютное значение плотности общего тока, *в*) скорость электронов (слева представлен режим, когда на выходе напряжение логического нуля, справа — напряжение логической единицы)



Рис. 8.61. Результаты 3D моделирования физических характеристик наноструктуры И–НЕ со структурной формулой, представленной на рисунке 8.56, б, со стороны части структуры И: а) электростатический потенциал, б) квазипотенциал Ферми для электронов, в) плотность дырок (слева представлен режим, когда на выходе напряжение логического нуля, справа — напряжение логической единицы)





## Глава 9

## РЕАЛИЗАЦИЯ ФУНКЦИИ ИЛИ-НЕ В ТРАНЗИСТОРНОЙ И ПЕРЕХОДНОЙ СХЕМОТЕХНИКАХ

Функция ИЛИ–НЕ, относящаяся к функционально полному логическому базису в биполярной транзисторной схемотехнике, реализуется в двух схемотехнических базисах:

- схемотехнический базис НСТЛ (ИЛИ-НЕ);
- схемотехнический базис ЭСЛ (ИЛИ-НЕ/ИЛИ).

# 9.1. Реализация функции ИЛИ–НЕ в переходной схемотехнике

#### 9.1.1. Синтез моделей ФИЭ класса НСТЛ

Для реализации функции Пирса (ИЛИ–НЕ) в схемотехнике применяется принцип параллельного включения *n*–*p*–*n*- или *n*-канальных транзисторов в биполярных или МОП-(КМОП-)инверторах. Наиболее характерным примером является биполярная схема НСТЛ [84, 85].

В *p*-*n*-схемотехнике были рассмотрены инверторы нескольких размерностей:

- инжекционные инверторы (N = 4);
- инжекционные инверторы (N = 5);
- комплементарные биполярные инверторы (N = 6).

Синтез элементов ИЛИ–НЕ из инверторов размерностью N = 4 описан уравнениями (7.3)–(7.5).

Схема ИЛИ–НЕ p-n-схемотехники на базе инжекционного инвертора (ИИ) с размерностью N = 5 имеет математическую модель, полученную в результате синтеза, описанного уравнением (9.1).





Уравнение (9.2) описывает синтез математической модели ФИЭ ИЛИ–НЕ из комплементарных биполярных инверторов с размерностью N = 6.

Для генерации интегральных структур ФИЭ ИЛИ–НЕ (9.1, 9.2) используются приемы, описанные ранее (7.3)–(7.5).

Возможна генерация ФИЭ ИЛИ–НЕ, точнее, их интегральных структур, при использовании объединения структурных формул инверторов p-n-схемотехники. Интегральная структура ФИЭ ИЛИ–НЕ, изображенная на рисунке 7.2, c, получается в результате объединения структурных формул ИИ, изображенного на рисунке 7.2, b:

$$\bigcup_{i=1}^{K} n^{F_{\text{BMAX}_{i}}}(p^{E}, p^{F_{\text{BMAX}_{i}}}(n^{\perp})) = n^{F_{\text{BMAX}}}(p^{E}, p^{F_{\text{BMAX}_{i}}}(n^{\perp}), \dots p^{F_{\text{BMAX}_{i}}}(n^{\perp})).$$
(9.3)

Для получения самых быстродействующих ФИЭ ИЛИ–НЕ необходимо провести моделирование в классе ЭСЛ, что и будет сделано в дальнейшем.

#### 9.2. Токовый ключ (первая модификация ЭСЛ)

Основой схемотехники ЭСЛ является токовый ключ, или дифференциальный каскад (рис. 9.1). Принципиальное отличие схем ЭСЛ заключается в том, что, во-первых, это ненасыщенные схемы, то есть напряжение логического нуля определяется иначе, нежели режимом насыщения выходного транзистора, а во-вторых, используется другая, хотя и положительная, логика.

Логика следующая: есть некоторое опорное напряжение  $E_{\rm on}$ , все, что меньше его, — это логический ноль, а все, что больше, — логическая единица.

Токовый ключ (рис. 9.1, *a*) представляет собой параллельное соединение транзисторов с резистивными нагрузками в коллекторных и об-



Рис. 9.1. Токовый ключ: а) схема, б) вольт-амперная характеристика транзистора

щей эмиттерной цепях. На базу одного из транзисторов подается опорное напряжение ( $E_{on}$ ), на базу другого — логический сигнал X.

С коллектора транзистора (вых<sub>2</sub>), на базу которого подается  $E_{\rm on}$ , снимается прямой сигнал (токовый ключ здесь выполняет функцию повторителя), с коллектора другого транзистора (вых<sub>1</sub>), на базу которого подается логический сигнал, снимается инверсный сигнал (здесь токовый ключ выполняет функцию инвертора).

Это другой, уже третий вариант биполярного инвертора и основа для построения принципиально нового схемотехнического базиса.

#### 9.2.1. Работа токового ключа

Рассмотрим режимы работы токового ключа (табл. 9.1).

Таблица 9.1

X	<i>T</i> <sub>1</sub>		<b>T</b> <sub>2</sub>	вых <sub>1</sub>		вых2	
0	открыт	$U_{63_{1}} < U_{63_{2}}$	открыт	$U_{\rm Bbix_1} = E - 0,01 IR_1$	1	$U_{_{\rm Bbix_2}} = E - 0,99 \ IR_2$	0
1	открыт	$U_{69_{1}} < U_{69_{2}}$	открыт	$U_{_{\rm BMX_1}} = E - 0,99 \ IR_1$	0	$U_{_{\rm Bbix_2}} = E - 0.01 IR_2$	1

Режимы работы токового ключа

Первая строка. На входе схемы — логический ноль, то есть напряжение чуть ниже  $E_{ou}$ .

Это значит, что  $U_{_{69_1}}$  (напряжение база-эмиттер транзистора  $T_1$ ) меньше, чем  $U_{_{69_2}}$  (напряжение база-эмиттер транзистора  $T_2$ ). То есть транзистор  $T_1$  открыт чуть меньше, чем  $T_2$ . Из вольт-амперной характеристики биполярного транзистора видно, что там, где напряжение на переходе больше, ток эмиттера и, соответственно, коллектора больше (рис. 9.1,  $\delta$ ).

Если считать, что резистор  $R_3$  выполняет функцию источника тока с током I и потенциал точки C постоянен, условно примем ток коллек-

тора «менее» открытого транзистора за 0,01*I*, а «более» открытого — за 0,99*I*.

Напряжение на выходе 1:  $U_{_{\rm BЫX_1}} = E - 0,01 \, IR_1$ , напряжение на выходе 2:  $U_{_{\rm BЫX_2}} = E - 0,99 \, IR_2$ .

Вторая строка. На входе X — логическая единица, значит,  $U_{_{59_1}} > U_{_{59_2}}$ , то есть в этом режиме «более» открыт транзистор  $T_1$ , и формулы для определения выходных напряжений следующие:  $U_{_{BMX_1}} = E - 0.99 IR_1, U_{_{BMX_2}} = E - 0.01 IR_2.$ 

При сравнении выходных напряжений делаем вывод: первый выход инвертирующий, а второй выход — повторяющий.

#### 9.2.2. Достоинства и недостатки токового ключа

Достоинства:

- транзисторы работают всегда в активном режиме (не нужно тратить время на «рассасывание» зарядов из баз насыщенных транзисторов);
- схема имеет логический перепад 0,3–0,4 В (меньше логический перепад меньше времени на зарядку нагрузочной емкости). *Недостатки:*
- выходное сопротивление у схемы большое (*R*<sub>1</sub> и *R*<sub>2</sub>), в результате чего нагрузочные емкости (емкости нагрузочных схем) перезаряжаются медленно, снижая возможное быстродействие схемы;
- схема имеет логический перепад 0,3–0,4 В (меньше логический перепад — меньше запасы помехоустойчивости).

Примечание. В целях оптимизации токового ключа резисторы могут быть заменены МОП- или биполярными *n*-*p*-*n*-транзисторами с последующей функциональной интеграцией.

## 9.3. Схема МЭСЛ (вторая модификация ЭСЛ) реализации функционально полного логического вентиля на базе токового ключа

Инвертор — функционально неполный вентиль, поскольку одной инверсии недостаточно для реализации сложных схем. В схеме токового ключа (рис. 9.1, *a*) логической является левая ее часть.

Если вместо транзистора  $T_{\rm 1}$  включить параллельное соединение транзисторов, будет реализована вспомогательная функция ИЛИ.

В результате получится вентиль маломощной ЭСЛ (МЭСЛ), реализующий по выходу 1 функцию ИЛИ-НЕ, а по выходу 2 — функцию ИЛИ.

Задание. Составьте самостоятельно таблицу работы этой схемы и докажите выполнение логических функций на выходах, указанных на рисунке 9.2.



Рис. 9.2. Схема МЭСЛ

В схеме МЭСЛ сохраняется недостаток токового ключа — высокое выходное сопротивление, так как его по-прежнему определяют килоомные сопротивления  $R_1$  и  $R_2$ .

Для устранения этого недостатка (уменьшения выходного сопротивления схем) используется стандартный прием — подключение к выходу эмиттерных повторителей, выходное сопротивление которых определяется сопротивлением открытого транзистора (рис. 9.3).

#### 9.4. Схема ЭСЛ (третья модификация)

Эта модификация отличается от схемы МЭСЛ тем, что к выходам подключены эмиттерные повторители, а выходные сигналы схемы снимаются с их эмиттеров (рис. 9.3).

*Задание*. Составьте таблицу работы этой схемы самостоятельно и докажите выполнение логических функций на выходах, указанных на рисунке 9.3.



Рис. 9.3. Вентиль ЭСЛ — третья модификация

Увеличилось количество компонентов, но улучшилась задержка схемы. Уменьшая размеры компонентов, при тех же токовых характеристиках задержку можно еще уменьшить.

Использование эмиттерных повторителей на выходах дает этому схемотехническому базису дополнительное преимущество. Известно, что при объединении выходов эмиттерных повторителей реализуется функция Монтажное ИЛИ ( $M_{или}$ ), то есть, помимо обычной функционально полной функции ИЛИ–НЕ, у этого базиса имеется вторая функционально полная функция ИЛИ–НЕ– $M_{или}$ , а это дает существенный выигрыш в быстродействии при проектировании сложных схем. Это будет показано далее.

## 9.4.1. Зависимость логических нуля и единицы от разбросов напряжения питания

Недостатком класса ЭСЛ с положительным питанием является зависимость логических нуля и единицы от разбросов напряжения питания. Источники питания имеют технологические и температурные разбросы параметров  $\pm \Delta E$ . При  $-\Delta E$  уменьшается напряжение логической единицы:

$$U^1 = (E - \Delta E) - R_1 \cdot 0,01I,$$

что приводит к уменьшению и так небольшого запаса помехоустойчивости по отрицательной помехе.

При  $+\Delta E$  увеличивается напряжение логического нуля:

$$U^0 = (E \pm \Delta E) - R_1 \cdot 0,99I,$$

это приводит к уменьшению запаса помехоустойчивости по положительной помехе.

Для устранения этой зависимости используют схему ЭСЛ с отрицательным напряжением питания.

### 9.5. ЭСЛ с отрицательным напряжением питания (четвертая модификация ЭСЛ)

Схемотехнический прием: если из потенциалов всех узлов схемы вычесть некоторую константу (напряжение), то работа и логика схемы не изменятся. Изменятся только абсолютные значения напряжений логических нуля и единицы. Относительные же величины, определяющие режимы, логику работы схемы, останутся прежними.

Это полностью относится к схеме ЭСЛ с отрицательным питанием. Она отличается от базовой схемы тем, что шина «земля» подключается к коллекторам эмиттерных повторителей и сопротивлениям  $R_1$  и  $R_2$ , а источник питания с отрицательным напряжением E подключается



Рис. 9.4. ЭСЛ с отрицательным питанием

туда, где в базовой схеме была шина «земля». Новое значение источника опорного напряжения равно ( $E_{
m ou} - E$ ).

В результате получается схема с напряжениями логического нуля и логической единицы, не зависящими от свойств и состояния источников питания (рис. 9.4):

$$U^{1} = (\bot) - R_{1} \cdot 0,01I = -R_{1} \cdot 0,01I,$$
  
$$U^{0} = (\bot) - R_{1} \cdot 0,99I = -R_{1} \cdot 0,99I.$$

Продолжая оптимизировать вентиль ЭСЛ, избавимся от второго источника питания ( $E_{\rm on}$ ), который сильно затруднит разводку соединений в интегральных схемах. Вместо отдельного источника питания используем схему источника опорного напряжения с температурной компенсацией для обеспечения постоянства потенциала точки C.

#### 9.5.1. Схема источника опорного напряжения для ЭСЛ

К базе транзистора  $T_2$  подключается эмиттер эмиттерного повторителя  $T_5R_8$ , а ко входу эмиттерного повторителя — выход резистивного делителя напряжения (рис. 9.5).

Делитель дополнительно содержит два диода ( $D_1$  и  $D_2$  — по количеству переходов база–эмиттер до точки C, постоянство потенциала которой нужно обеспечить даже при изменении температуры):

$$\varphi_c = \text{const.}$$

Точка *В* является центральной по отношению к двум последовательно включенным переходам база–эмиттер второго и пятого транзистора и двум диодам в цепи делителя напряжения.

В зависимости от температуры напряжение на переходе меняется: снижается при ее повышении. При повышении температуры напряжение на переходах уменьшается, и наоборот.



**Рис. 9.5.** Схема источника опорного напряжения

Предположим, что температура возросла, и напряжение на переходах и диодах снизилось. Следствием этого будет возрастание тока в делителе напряжения  $R_4$ ,  $D_1$ ,  $D_2$ ,  $R_7$ . Это приведет к увеличению падения напряжения на резисторе  $R_4$  и, как следствие, к снижению потенциала узла B.

Поэтому уменьшение напряжения на переходах база–эмиттер транзисторов  $T_2$  и  $T_5$  не приведет к изменению потенциала в точке C.

Благодаря использованию схемы источника опорного напряжения (рис. 9.5) была получена следующая, пятая модификация схемы ЭСЛ.

# 9.6. Схема ЭСЛ с одним источником питания (пятая модификация)

Окончательный вариант схемы ЭСЛ с положительным питанием изображен на рисунке 9.6.

С выхода 1 снимается инверсия суммы входных сигналов, а со второго выхода — просто их сумма. Таким образом, схема ЭСЛ имеет два выхода: инверсный и прямой. Кроме того, объединение выходов различных ЭСЛ реализует функцию М<sub>или</sub>. Эти факты можно использовать для реализации некоторых логических функций.



Рис. 9.6. Вентиль ЭСЛ — пятая модификация

#### 9.6.1. Пример использования Монтажного ИЛИ для реализации сложных логических функций

Если при проектировании сложных устройств в схемотехнике ЭСЛ будет использоваться функция Монтажное ИЛИ, то для реализации каждого из них потребуется отдельный эмиттер транзистора эмиттерного повторителя:

$$F_1 = (a+b+c+d) + (e+f),$$
  

$$F_2 = (a+b+c+d) + (e+f),$$
  

$$F_3 = \overline{(a+b+c+d)} + \overline{(e+f)}.$$



Рис. 9.7. Использование Мили для реализации логических выражений

На рисунке 9.7 показано, как, используя функцию  $M_{\rm UJII}$  в базисе ЭСЛ, можно реализовывать функции разных типов.

### 9.7. Алгоритмы проектирования сложных схем в базисе ЭСЛ

#### 9.7.1. Алгоритм проектирования сложных схем в базисе ЭСЛ ИЛИ-НЕ

Алгоритм проектирования сложных схем в базисе ЭСЛ ИЛИ–НЕ можно записать следующим образом:

$$\overline{\mathbf{M}}$$
ДН $\Phi(F)$ ,

что означает:

- взять МКНФ (*F*) минимальную конъюнктивную нормальную форму функции *F*;
- взять ее двойное отрицание;
- раскрыть внутреннее отрицание, используя закон де Моргана и оставив внешнее отрицание.

Рассмотрим применение алгоритма на примере.



**Рис. 9.8.** Реализация в базисе ЭСЛ ИЛИ–НЕ функции F = (a + b)(c + d)

Спроектируем схему, реализующую в базисе ЭСЛ ИЛИ-НЕ функцию:

$$F = (a+b)(\bar{c}+d).$$

В соответствии с алгоритмом преобразуем функцию, оставив в ней только дизъюнкции и инверсии:

$$\overline{\overline{F}} = \overline{(a+b)(\overline{c}+d)} = \overline{(a+b)} + \overline{(\overline{c}+d)}.$$

Для реализации схемы (с учетом использования на входах как прямых, так и инверсных аргументов) потребуется три вентиля (рис. 9.8).

#### 9.7.2. Алгоритм проектирования сложных схем в базисе ЭСЛ ИЛИ–НЕ–М<sub>или</sub>

Алгоритм проектирования сложных схем в базисе ЭСЛ ИЛИ–НЕ–М<sub>ИЛИ</sub> можно записать следующим образом:

$$\overline{\mathbf{M}}$$
ДН $\Phi(F)$ ,

что означает:

- взять МДНФ (F) минимальную дизъюнктивную нормальную форму функции F;
- взять двойное отрицание каждой конъюнкции;
- раскрыть внутреннее отрицание, используя закон де Моргана.

Рассмотрим применение алгоритма на примере. Спроектируем схему, реализующую в базисе ЭСЛ ИЛИ–НЕ–М<sub>или</sub> функцию

$$F = a \cdot b + c \cdot d$$
.

В соответствии с алгоритмом преобразуем функцию, оставив в ней только дизъюнкции и инверсии:

$$(\overline{F}) = \overline{ab} + \overline{cd} = \overline{\overline{a} + \overline{b}} + \overline{c + \overline{d}}.$$

Для реализации схемы (с учетом использования на входах как прямых, так и инверсных аргументов) потребуется два вентиля (рис. 9.9). В отличие от реализации по предыдущему алгоритму получаем схему, имеющую на один логический уровень меньше. Задержка таких схем меньше на задержку одного вентиля.

Если сигналы на входы устройств, спроектированных в базисе ИЛИ–НЕ–М<sub>ИЛИ</sub>, приходят с триггеров (прямые и инверсные), то задержка таких устройств (любой сложности) равна задержке одного вентиля.

В силу своих уникальных особенностей (лидер по быстродействию среди всех схемотехнических базисов) ЭСЛ-вентили используются при проектировании устройств, для которых основным критерием является быстродействие.



**Рис. 9.9.** Реализация функции в базисе ЭСЛ

За это приходится «платить» большим количеством недостатков:

- большая потребляемая мощность;
- низкий запас помехоустойчивости;
- большое количество компонентов, особенно резисторов.

Схема ЭСЛ может быть оптимизирована при помощи математического моделирования.

## 9.8. ЭСЛ в переходной схемотехнике

ЭСЛ-схемотехника — схемотехника обладающая наилучшим быстродействием среди всех известных схемотехник. Это качество определяется физическими принципами ее работы. Транзисторы никогда не бывают насыщенными, поэтому не требуется время на рассасывание зарядов из их баз. Именно это свойство делает данный схемотехнический класс лидером при выборе элементной базы суперкомпьютеров, для которых быстродействие — одно из основных качеств. Однако с переходом к нанотехнологиям, оказывается, что транзисторный вариант схемы ЭСЛ слишком громоздок и сложен. Избыточность транзисторной схемотехники порождает лишние области и соединения, устранить которые поможет переходная схемотехника.

# 9.9. Математические модели ЭСЛ в переходной схемотехнике

При создании самых быстродействующих устройств управления и ЭВМ часто применяют различные модификации схем ЭСЛ.

Маломощный вариант элемента ЭСЛ (МЭСЛ) на два входа (рис. 9.10), выполняющий логическую функцию ИЛИ-НЕ/ИЛИ, при реализации в транзисторной схемотехнике содержит 14 полупроводниковых областей, 13 *p*-*n*-переходов и 5 внутренних соединений



Рис. 9.10. Элемент ИЛИ–НЕ (МЭСЛ): *a*) принципиальная схема, *б*) графовая модель структуры с отдельными транзисторами, *в*) графовая модель интегральной структуры с общим коллектором

(рис. 9.10, *a*). При использовании функциональной интеграции полупроводниковых областей, имеющих один и тот же потенциал, получается интегральная структура МЭСЛ с общим коллектором (рис. 9.10, *в*), содержащая на один p-n-переход и одно соединение меньше.

### 9.10. Генерация моделей наноструктур ИЛИ–НЕ в классе МЭСЛ

Так как элемент ЭСЛ является самым быстродействующим биполярным элементом, то синтез и моделирование ФИЭ в этом классе представляет собой одну из актуальных задач интегральной схемотехники.

Если рассматривать схему МЭСЛ (рис. 9.10, *a*) и соответствующую ей математическую модель интегральной структуры в p-n-схемотехнике (рис. 9.10,  $\delta$ ), то видно, что из 14 p-n-переходов этой модели 4 перехода ( $p_1-n_2$ ,  $p_1-n_3$ ,  $p_1-n_4$ ,  $p_1-n_5$ ), выполняют изолирующую функцию.

В схеме также используются резисторы, в значительной степени снижающие плотность компоновки СБИС, спроектированных в транзисторной схемотехнике.

Математическая модель ФИЭ МЭСЛ изображена на рисунке 9.11, б. Она не является деревом, содержит циклы и требует технологии с вертикальной интеграцией и диэлектрической изоляцией. Дугами отмечены возникающие при «склеивании» паразитные транзисторы, их влияние должно быть устранено на этапе синтеза интегральной структуры за счет увеличения толщины базовой области паразитного транзистора или путем использования диэлектрической изоляции.

В таблице на рисунке 9.11, *в* показан алгоритм синтеза ФИЭ МЭСЛ, выполняющего логическую функцию Пирса (ИЛИ–НЕ).



Рис. 9.11. МЭСЛ: *а*) принципиальная схема МЭСЛ, *б*) модель интегральной структуры МЭСЛ с общим эмиттером (*N* = 12), *в*) моделирование ФИЭ МЭСЛ (табличный метод)

Ввиду того что узел 5 объединяет *n*-область транзисторов  $T_1$  и  $T_2$  и *p*-область резистора  $R_1$ , на что требуется дополнительная металлизация, использован метод «склеивания» областей *p*-*n*-переходом (в эквивалентной транзисторной схеме — диод D<sub>1</sub>). Аналогично склеивание *p*-*n*-переходом осуществляется в узле 6 (рис. 9.11, *в*). Резистор  $R_3$  в узле 2 выполняет функцию источника тока, роль которого может при определенных условиях выполнить открытый транзистор. В данном случае к узлу 2 подключается *n*-*p*-*n*-транзистор для объединения («склеивания») его *n*-области с другими *n*-областями — эмиттерами транзисторов  $T_1, T_2, T_3$ .

В результате этих трех операций объединения получается математическая модель ФИЭ МЭСЛ, содержащая девять полупроводниковых областей, что на три полупроводниковые области меньше, чем в транзисторном аналоге ЭСЛ с общим эмиттером.



Рис. 9.12. ФИЭ ИЛИ–НЕ: *а*) принципиальная схема в транзисторной схемотехнике, *б*) математическая модель ФИЭ МЭСЛ (принципиальная схема в переходной схемотехнике)

Эквивалентная схема ФИЭ МЭСЛ в транзисторной схемотехнике изображена на рисунке 9.12, *a*. Она используется при моделировании работы конкретных интегральных структур математической модели ФИЭ МЭСЛ. Один из результатов генерации интегральной структуры (структурной формулы полученной математической модели) представлен на рисунке 9.13: *a*) структурная формула ФИЭ с минимальным числом полупроводниковых слоев,  $\delta$ ) соответствующая ей интегральная структура [84, 85].

Моделирование данной структуры осуществляется по описанию принципиальной схемы с конкретными параметрами транзисторных структур. В данной схеме их четыре:

- $T_1(n_3 p_4 n_7)$ ,
- $T_2(n_3 p_5 n_7)$ ,
- $T_3(n_3-p_6-n_8)$ ,
- $T_4(n_3-p_2-n_1)$ .

Описание схемы в транзисторной схемотехнике дано на рисунке 9.12, *а*.

Результаты компьютерного моделирования статики приведены в таблице на рисунке 9.13, *г*. На рисунке 9.13, *в* изображена передаточная характеристика ФИЭ МЭСЛ с логическим перепадом в 2 В при управляющих воздействиях:  $E_1 = 2B$ ,  $E_2 = -0.3$  B,  $E_3 = -1$  B.

Исходя из распределения потенциалов в статике, определены режимы работы транзисторных структур ФИЭ (рис. 9.13, *г*).

Замечание. Для осуществления более точного моделирования новых интегральных структур необходим либо точный расчет параметров моделей всех транзисторных структур с учетом особенностей технологии, либо переход к моделированию электрических процессов в интегральных структурах p-n-схемотехники на физическом уровне.



	Транзистор	Напряжение на переходе		Режим
		база–эмиттер	база-коллектор	
$U_{_{\rm BX_1}} = U^0 = -0,4B$	T <sub>1</sub>	0,49	-1,89	Закрыт
	T <sub>2</sub>	-0,11	-1,89	Закрыт
	T <sub>3</sub>	0,87	0,94	Открыт(н)
	T <sub>4</sub>	0,7	0,59	Открыт
$U_{_{\rm BX_1}} = U^1 = +0,4B$	T <sub>1</sub>	0,94	1,0	Открыт(н)
	T <sub>2</sub>	-0,46	-0,4	Закрыт
	T <sub>3</sub>	0,46	-1,42	Закрыт
	T <sub>4</sub>	0,7	0,24	Открыт

Рис. 9.13. Моделирование ФИЭ МЭСЛ: а) модель структуры ФИЭ МЭСЛ, б) структура ФИЭ МЭСЛ, в) передаточная характеристика ФИЭ МЭСЛ, г) анализ работы на ЭВМ

г

## 9.11. Физическое моделирование наноструктуры переходного элемента ИЛИ–НЕ (НСТЛ)

#### 9.11.1. Уравнение синтеза

Синтез математической модели элемента ИЛИ-НЕ (НСТЛ) осуществляется из моделей ИИ.

Воспользуемся моделью инвертора размерностью N=4 (содержащей 4 полупроводниковые области) (9.4):

$$\begin{array}{c|c} \bullet & \bullet & \bullet \\ p_1^E & n_2^{\text{Gnd}} & p_3^{\text{in}} & n_4^{\text{out}} \end{array}$$
 (9.4)

В схемотехнике для технической реализации функции Пирса (логической функции ИЛИ–НЕ) необходимо объединить инверторы по выходам. Число инверторов равняется числу логических входов элемента ИЛИ–НЕ (подробно синтез данной модели описан в главе 7).

В результате синтеза получается абстрактная математическая модель размерностью N=5 (9.5).



Размерность модели зависит от количества логических входов (m) и определяется по формуле: N = 3 + m.

#### 9.11.2. Генерация наноструктуры

В соответствии с вышеописанными алгоритмами генерации структуры возможны  $4^N$  пространственных структур данного элемента, то есть их количество составляет  $4^5 = 1$  024.

Воспользуемся структурой, которая в данный момент наиболее технологична, то есть отличается легкостью и дешевизной реализации.



Это структура, которая расположена на области  $p_1^E$ . Структуре переходного элемента ИЛИ–НЕ с поверхностными переходами (слоистой структуре) соответствует структурная формула (9.6).

## 9.11.3. Компьютерное моделирование наноструктуры ИЛИ–НЕ

Структурной формуле (9.6) соответствует наноструктура, изображенная на рисунке 9.14.

Результаты моделирования [116] физических и электрических характеристик наноструктуры ИЛИ–НЕ для минимального топологического размера в 10 нм представлены на рисунках 9.15–9.17.



**Рис. 9.14.** Наноструктура переходного элемента ИЛИ–НЕ (*N* = 5) и сетка для моделирования: Gnd — контакт шины «земля», in\_1 — первый вход, in\_2 — второй вход, out — выходной контакт, *E* — контакт шины питания

На рисунке 9.15 (цветная вкладка) представлены результаты 3D моделирования для функций:

- а) плотность тока электронов;
- б) плотность тока дырок;
- в) подвижность электронов;
- г) подвижность дырок.

На рисунке 9.16 (цветная вкладка) приведены результаты моделирования сечения переходной структуры ИЛИ–НЕ для функций:

- а) подвижность дырок;
- б) плотность дырок;
- в) скорость электронов;
- г) подвижность электронов;
- $\partial$ ) плотность тока электронов;
- е) электростатический потенциал;
- ж) напряженность электрического поля;
- з) пространственный заряд.



Рис. 9.15. Результаты 3D физического моделирования переходной наноструктуры ИЛИ–НЕ: *a*) плотность тока электронов, *б*) плотность тока дырок, *в*) подвижность электронов, *г*) подвижность дырок

На рисунке 9.17 показаны результаты моделирования графиков функций для наноструктуры ИЛИ–НЕ:

- а) распределение зарядов в областях наноструктуры;
- б) функции входного и выходного напряжений;
- в) функции токов в областях наноструктуры ИЛИ-НЕ.

Моделирование проводилось при минимальном топологическом шаге, равном 10 нм, и минимальной толщине базового слоя — 5 нм.

Результаты моделирования (рис. 9.17, б) подтверждают работоспособность наноструктуры ИЛИ–НЕ со структурной формулой (9.6).



Рис. 9.16. Результаты 2D физического моделирования сечения переходной структуры ИЛИ–НЕ: *a*) подвижность дырок, *б*) плотность дырок, *в*) скорость электронов, *r*) подвижность электронов, *д*) плотность тока электронов, *е*) электростатический потенциал, *ж*) напряженность электрического поля, з) пространственный заряд



**Рис. 9.17.** Результаты моделирования переходной наноструктуры ИЛИ–НЕ, графики функций: *a*) распределение зарядов в областях наноструктуры, *б*) функции входного и выходного напряжений, *b*) функции токов в областях наноструктуры

## Глава 10

## ТРАНЗИСТОРНАЯ И ПЕРЕХОДНАЯ МОП-СХЕМОТЕХНИКИ

### 10.1. МОП-транзисторы

МОП-транзисторы (метал — окисел (диэлектрик) — полупроводник) отличаются от биполярных тем, что в их рабочую структуру добавляется новый компонент — тонкий слой оксида, через который на полупроводник подается напряжение, управляющее работой транзистора (рис. 10.1) [131–135].

Если на затворы транзисторов подавать напряжения, достаточные для того, чтобы сместить неосновные носители из подложки к поверхности полупроводника, под тонким слоем оксида между рабочими областями формируется проводящий канал. Цепь из рабочих областей и этого канала станет проводящей, и при наличии питания в ней потечет ток — транзистор будет открыт. Чем выше (по модулю) управляющий потенциал на затворе, тем больше неосновных носителей притянется к поверхности и тем «глубже» будет формируемый канал, соответственно, сопротивление открытого транзистора станет меньше (а проводимость — больше).



**Рис. 10.1.** МОП-транзисторы: *а* и *г*) обозначения в транзисторных схемах, *б* и *д*) интегральные структуры, *в* и *е*) обобщенные математические модели структур Проводимостью транзистора можно управлять не только с помощью потенциала на затворе, но и с помощью топологии канала. Чем он короче и шире, тем выше проводимость транзистора.

Необходимость управления проводимостью транзисторов существует в МОП-инверторах.

#### 10.2. МОП-инверторы

Описанный выше способ управления проводимостью транзистора используется при проектировании инверторов — основы любого функционально полного схемотехнического базиса.

Существует несколько вариантов МОП-инверторов. Рассмотрим простейшие инверторы, состоящие из двух МОП-транзисторов одного типа проводимости. Следуя наименованиям, принятым для элементов схемы биполярного инвертора с резистивной коллекторной нагрузкой, назовем один из них логическим ( $T_1$ ), а другой — нагрузочным ( $T_2$ ).

#### 10.2.1. МОП-инвертор с двумя источниками питания. Вариант 1

Данная модификация МОП-инвертора состоит из транзисторов  $T_1$  и  $T_2$ , включенных последовательно между шинами питания и земли (рис. 10.2).



Рис. 10.2. Транзисторная схема МОП-инвертора. Вариант 1

Отличительной особенностью этого инвертора является то, что к затвору нагрузочного транзистора  $T_2$  подключен второй источник питания. Используются *n*-канальные МОП-транзисторы, так как у них быстродействие выше. Логика схемы положительная.

Работа этого варианта МОП-инвертора описана в таблице 10.1. Очень важным условием обеспечения логики работы схемы является разница в проводимости нагрузочного  $T_2$  и логического  $T_1$  транзисторов. Для обеспечения режима логического нуля на выходе проводимость логического транзистора  $T_1$  должна быть намного больше

Таблица 10.1

Вход Х	<b>T</b> <sub>1</sub>	<b>T</b> <sub>2</sub>	Выход		Условия
0	Закрыт	Открыт	U <sub>вых</sub> ~Е	1	—
1	Открыт	Открыт	U <sub>вых</sub> > 0 В (U <sub>вых</sub> — напряжение на выходе схемы)	0	Напряжение U <sub>вых</sub> будет стремиться к 0 В, если проводимость транзистора T <sub>1</sub> будет много больше проводимости транзистора T <sub>2</sub> .

Работа МОП-инвертора. Вариант 1

проводимости нагрузочного транзистора  $T_2$ . Это отражается на топологии МОП-инвертора (рис. 10.3), канал логического транзистора  $T_1$  короче и шире, чем канал нагрузочного транзистора  $T_2$ .

Задание. Составьте математическую модель интегральной структуры МОП-инвертора, представленного на рисунке 10.3, б.

Достоинства МОП-схем:

- маленькая потребляемая мощность;
- большие, если нужно, запасы помехоустойчивости (управляются пороговым напряжением МОП-транзистора);
- входное сопротивление МОП-схем велико. Входной сигнал подается на оксид, входной ток  $I_{\rm BX}$  практически равен нулю, отсюда очень большая нагрузочная способность, необходимая для сложных схем:  $n = I_{\rm Bbix}/I_{\rm BX}$ ;



Рис. 10.3. МОП-инвертор (вариант 1): а) топология, б) интегральная структура

• второй источник питания  $E_2$  в случае необходимости может управлять быстродействием элемента. При увеличении номинала источника питания  $E_2$  увеличивается проводимость нагрузочного транзистора  $T_2$ , что приводит к уменьшению выходного сопротивления схемы и, как следствие, к увеличению быстродействия (больший выходной ток за меньшее время перезаряжает нагрузочные емкости).

Недостатки МОП-схем:

- невысокое быстродействие;
- наличие тонких окислов делает МОП-схемы чувствительными к радиации.

Недостаток первой модификации МОП-инвертора — два источника питания. При попытке избавиться от одного из них получаем вторую и третью модификации МОП-инвертора.

#### 10.2.2. МОП-инвертор с одним источником питания. Вариант 2

Отличительной особенностью второй модификации МОП-инвертора является то, что затвор нагрузочного транзистора  $T_2$  подключен к источнику питания (рис. 10.4).

Работа описывается той же таблицей, что и для первого варианта МОП-инвертора (табл. 10.1).

Достоинство рассматриваемого МОП-инвертора в том, что в схеме содержится один источник питания.

*Недостаток* в сравнении с первой модификацией МОП-инвертора: так как транзистор  $T_2$  имеет фиксированную проводимость, мы не можем управлять быстродействием инвертора.

#### 10.2.3. МОП-инвертор с одним источником питания. Вариант 3

Отличительной особенностью третьей модификации МОП-инвертора является то, что затвор нагрузочного транзистора  $T_2$  подключен к выходу (рис. 10.5). Благодаря этому потенциал на затворе транзистора  $T_2$  меняется в зависимости от режима схемы.

Работа вентиля описана в таблице 10.2.

Логика положительная (у *n*-канальных — логика положительная, у *p*-канальных — отрицательная логика при отрицательном питании). Напряжение логической единицы «стремится» к *E*, напряжение логического нуля — к нулевому потенциалу.



**Рис. 10.4**. МОП-инвертор. Вариант 2



**Рис. 10.5.** МОП-инвертор. Вариант 3
Таблица 10.2

X	<b>T</b> <sub>1</sub>	<b>T</b> <sub>2</sub>	Выход	
0	Закрыт	Открыт	~E	1
1	Открыт	Закрыт	~0	0

Работа МОП-инвертора. Вариант 3

Первая строка. Если на затвор n-канального МОП-транзистора  $T_1$  подать напряжение логического нуля, то он будет закрыт, высокий уровень напряжения на выходе будет поддерживаться открытым транзистором  $T_2$  (так как на его затворе высокий уровень напряжения).

Вторая строка. При увеличении напряжения на входе X транзистор  $T_1$  начнет открываться, напряжение на выходе и на затворе транзистора  $T_2$  — падать. Транзистор  $T_2$  закроется. Выходное напряжение будет низким и будет определяться открытым логическим транзистором  $T_1$ .

Достоинство третьей модификации МОП-инвертора: в режиме, когда на выходе логический ноль и транзистор  $T_2$  закрыт, потребляемая мощность равна нулю, то есть у третьей модификации потребляемая мощность меньше, чем у первой и второй модификаций МОП-инвертора.

Hedocmamok третьей модификации МОП-инвертора: увеличение выходного сопротивления в момент запирания транзистора  $T_2$  приводит к снижению быстродействия. Быстродействие у третьей модификации меньше, чем у первой и второй модификаций МОП-инвертора.

# 10.3. Представление МОП-инвертора в переходной схемотехнике

### 10.3.1. Уравнение синтеза математической модели МОП-инвертора в переходной схемотехнике

Уравнение синтеза математической модели наиболее распространенного второго варианта МОП-инвертора представлено на рис. 10.6 [115, 175].



Рис. 10.6. Уравнение синтеза МОП-инвертора в переходной схемотехнике

В транзисторной схеме заменим транзисторные компоненты (рис. 10.4) переходными аналогами. Используем принцип функциональной интеграции для объединения однотипных вершин с одинаковым управлением.

Получим абстрактную переходную модель МОП-инвертора, содержащую 6 вершин и 5 переходов (три — типа полупроводник–полупроводник, и два — типа полупроводник–окисел/диэлектрик).

### 10.3.2. Генерация полупроводниковых структур МОП-инвертора

Размерность общей переходной модели МОП-инвертора равна 6 (N = 6).

В соответствии с алгоритмами генерации количество возможных пространственных вариантов структуры составляет  $4^6 = 4$  096.

Используемая в современной промышленности структура имеет структурную формулу, изображенную на рисунке 10.7.

Хотя структура хорошо изучена, при переходе в геометрический нанодиапазон необходимо компьютерное моделирование этой структуры, определяющее ее работоспособность.



Рис. 10.7. Структурная формула МОП-инвертора — схема переходной схемотехники

### 10.3.3. Физическое моделирование наноструктуры МОП-инвертора — схемы переходной схемотехники

На рисунках 10.8–10.11 отображены результаты моделирования: функции состояния, когда на вход наноструктуры подана логическая единица, — высокий уровень напряжения, и когда открыты оба транзистора [115]. Хорошо видно, что проводимость правого транзистора намного выше проводимости левого (нагрузочного) транзистора, что обеспечивает достаточно невысокое выходное напряжение, соответствующее напряжению логического нуля (рис. 10.12).

На цветной вкладке представлены:

- рисунок 10.8 результаты 2D моделирования наноструктуры МОП-инвертора (схемы «НЕ») с размерностью N = 6 с минимальным топологическим размером 10 нм и толщиной подзатворного оксида, равной 4 нм для функций: a) 2D МОП-наноструктура НЕ с размерностью N = 6 с расчетной сеткой, б) SRH-рекомбинация, в) скорость дырок, г) подвижность дырок;
- рисунок 10.9 результаты 2D моделирования МОП-наноструктуры НЕ для функций: а) плотность дырок, б) скорость электронов, в) квазипотенциал Ферми для электронов, г) подвижность электронов;
- рисунок 10.10 результаты 3D моделирования МОП-наноструктуры НЕ (рис. 10.10, *a*) с размерностью N = 6 с минимальным топологическим размеров 10 нм и толщиной подзатворного оксида, равной 4 нм для функций: б) SRH-рекомбинация, в) скорость дырок, г) подвижность дырок;









Рис. 10.8. Результаты 2D моделирования МОП-наноструктуры HE с размерностью *N* = 6 с минимальным топологическим размером 10 нм и толщиной подзатворного оксида, равной 4 нм: *a*) 2D МОП-наноструктура HE с размерностью *N* = 6 с расчетной сеткой, *б*) SRH-рекомбинация, *в*) скорость дырок, *г*) подвижность дырок



Рис. 10.9. Результаты 2D моделирования МОП-наноструктуры HE с размерностью *N* = 6 с минимальным топологическим размером 10 нм и толщиной подзатворного оксида, равной 4 нм (продолжение): *а*) плотность дырок, *б*) скорость электронов, *в*) квазипотенциал Ферми для электронов, *г*) подвижность электронов









Рис. 10.10. Результаты 3D моделирования МОП-наноструктуры НЕ с размерностью N = 6 с минимальным топологическим размером 10 нм и толщиной подзатворного оксида, равной 4 нм: a) 3D МОП-наноструктура HE с размерностью N = 6 с расчетной сеткой, б) SRH-рекомбинация, в) скорость дырок, г) подвижность дырок



Рис. 10.11. Результаты 3D моделирования МОП-наноструктуры HE с размерностью *N* = 6 с минимальным топологическим размеров 10 нм и толщиной подзатворного оксида, равной 4 нм (продолжение): *a*) подвижность электронов, б) плотность дырок, *в*) пространственный заряд, *г*) электростатический потенциал



**Рис. 10.12**. Результаты моделирования наноструктуры МОП-инвертора: *a*) передаточная характеристика, *б*) характеристика выходного тока

рисунок 10.11 — результаты 3D моделирования МОП-наноструктуры НЕ с размерностью N = 6 с минимальным топологическим размеров 10 нм и толщиной подзатворного оксида, равной 4 нм, для функций (продолжение): а) подвижность электронов, б) плотность дырок, в) пространственный заряд, г) электростатический потенциал.

Было проведено моделирование функций выходного напряжения от входного (передаточной характеристики) и функции выходного тока (рис. 10.12). Результаты моделирования передаточной характеристики наноструктуры МОП-инвертора подтверждают наличие системы параметров, при которых наноструктура будет работоспособной и сможет работать в системе с подобными структурами.

## 10.4. МОП-схема И–НЕ. Транзисторная схемотехника

МОП-схема И–НЕ на два входа изображена на рисунке 10.13. Докажем выполнение схемой функции И–НЕ. Для этого рассмотрим режимы ее работы (табл. 10.3).

Логика положительная (у *n*-канальных — логика положительная, у *p*-канальных — логика отрицательная). Напряжение логической единицы «стремится» к *E*, а напряжение логического нуля — к нулевому потенциалу.

Первая строка. На оба входа подаются логические нули, на затворах транзисторов напряжение ~0 В по отношению к истоку, транзисторы  $T_1$  и  $T_2$  закрыты по управляющему напряжению. Транзистор  $T_3$ 

Таблица 10.3

Α	В	<b>T</b> <sub>1</sub>	<b>T</b> <sub>2</sub>	<b>T</b> <sub>3</sub>	Выход		Условия
0	0	Закрыт	Закрыт	Открыт	~E	1	
0	1	Закрыт	Открыт	Открыт	~E	1	
1	0	Открыт	Закрыт	Открыт	~E	1	
1	1	Открыт	Открыт	Открыт	<i>U</i> <sub>вых</sub> > 0 В	0	$G_1 + G_2 >> G_3$

Работа МОП-схемы И–НЕ

открыт всегда. На выходе — напряжение ~*E*, то есть логическая единица.

Вторая строка. На входе A логический ноль, канал у  $T_1$  отсутствует, транзистор  $T_1$  закрыт по напряжению. На входе B логическая единица, транзистор  $T_2$  открыт по напряжению. В последовательной цепочке транзисторов между выходом и «землей» есть разрыв (отсутствие канала у транзистора  $T_1$ ). На выходе — напряжение ~E, логическая единица.

Третья строка. На входе A логическая единица, транзистор  $T_1$  открыт, канал есть. На входе B — логический ноль, транзистор  $T_2$  закрыт. На выходе напряжение ~E, логическая единица.



транзисторов логической части (между выходом и «землей»). Открыты все транзисторы. Для того чтобы обеспечить логический ноль на выходе, необходимо, чтобы ( $R_1 + R_2$ ) <<  $R_3$  или ( $G_1 + G_2$ ) >>  $G_3$ , где G — проводимость, обратная сопротивлению.

*Недостаток*: важным условием обеспечения логики работы, как у первого и второго вариантов МОП-инвертора, является разница в проводимости нагрузочного транзистора  $T_3$  и транзисторов логической части  $T_1$  и  $T_2$ . Это может привести к увеличению площади топологии схемы пропорционально количеству входов вентиля.

# 10.5. Математическая модель и структурные формулы МОП-схемы И–НЕ в переходной схемотехнике

Представим теперь транзисторную МОП-схему И–НЕ на два входа в переходной схемотехнике (рис. 10.14). Заменим МОП-транзисторы на ри-



**Рис. 10.13.** МОП-вентиль И–НЕ



Рис. 10.14. Уравнение синтеза МОП-схемы И–НЕ на два входа в переходной схемотехнике

сунке 10.13 их моделями — схемами в переходной схемотехнике. В соответствии с транзисторной схемой применим принцип функциональной интеграции — объединим однотипные вершины разных транзисторов с одинаковым управлением в одну с этим же управлением.

Результирующая модель переходной МОП-схемы И–НЕ с двумя входами изображена на рисунке 10.14.

Так как размерность полученной модели равна 8, количество возможных пространственных реализаций составляет  $4^8 = 65536$ .



Рис. 10.15. Структурная формула МОП-схемы М-НЕ на два входа в ЭПТ

На рисунке 10.15 представлена структурная формула МОП-схемы И–НЕ на два входа в ЭПТ. Она будет «прочитана» следующим образом: в области  $p_1$ , подложке p-типа, на которую подается потенциал «земли» (нулевой потенциал  $\bot$ , он же  $F_0$ ), содержатся 4 полупроводниковые области n-типа:  $n_2$ , на которую подается напряжение питания E;  $n_3$ , с которой снимается выходной сигнал;  $n_8$  (без управления) и область  $n_4$ , на которую подается потенциал «земли».

Между областями  $n_2$  и  $n_3$ ,  $n_3$  и  $n_8$ ,  $n_8$  и  $n_4$  на поверхности сформированы тонкие оксиды, че-

рез которые осуществляется воздействие поля на подложку — формирование каналов между *п*-областями с помощью напряжения питания и входных сигналов.

Задание. Составьте различные варианты структур и топологий переходного МОП-вентиля И–НЕ с учетом того, что в структурных формулах любое ребро может превращаться в одну из четырех типов дуг ( $\rightarrow$ ,  $\leftarrow$ ,  $\Rightarrow$ ,  $\Leftarrow$ ).

### 10.6. МОП-схема ИЛИ–НЕ. Транзисторная схемотехника

МОП-схема ИЛИ–НЕ на два входа изображена на рисунке 10.16. Зависимая функция ИЛИ реализуется параллельным соединением транзисторов. Работа схемы описана в таблице 10.4. Логика положительная.

Таблица 10.4

Α	В	<b>T</b> <sub>1</sub>	<b>T</b> 2	<b>T</b> <sub>3</sub>	Выход		Условия
0	0	Закрыт	Закрыт	Открыт	E	1	
0	1	Закрыт	Открыт	Открыт	0	0	если R <sub>2</sub> < <r<sub>3</r<sub>
0	0	Закрыт	Открыт	Открыт	0	0	если R <sub>1</sub> < <r<sub>3</r<sub>
1	1	Открыт	Открыт	Открыт	0	0	если R <sub>1</sub>   R <sub>2</sub> < <r<sub>3</r<sub>

Работа МОП-схемы ИЛИ-НЕ

Первая строка. На входах логические нули, каналов нет, транзисторы  $T_1$  и  $T_2$  закрыты. Транзистор  $T_3$  всегда открыт, так как его затвор подключен к высокому положительному постоянному напряжению питания. В параллельной цепочке два разрыва. На выходе напряжение ~E — логическая единица.

Вторая строка. На входе A логический ноль, канала нет, транзистор  $T_1$  закрыт по напряжению. На входе B — логическая единица, канал сформирован. В схеме возникает проводящая цепь от питания до «земли», делитель напряжения. Чтобы реализовать схему ИЛИ–НЕ и в данном режиме получить на выходе логический ноль (низкий уровень), нужно, чтобы  $R_2 << R_3$ . Тогда на выходе получим ~0 В, логический ноль.



**Рис. 10.16.** МОП-вентиль ИЛИ-НЕ

*Третья строка*. На входе A — логическая единица, канал у транзистора  $T_1$  сформирован. На входе B — логический ноль, канала у транзистора  $T_2$  нет, транзистор закрыт по напряжению. Аналогично второй строке таблицы возникает делитель напряжения. Чтобы в данном режиме получить логический ноль на выходе и реализовать функцию ИЛИ-НЕ, нужно, чтобы  $R_1 << R_3$ .

Четвертая строка. На входы подаются логические единицы. Открыты все транзисторы. Для обеспечения на выходе напряжения логического нуля и реализации функции ИЛИ–НЕ необходимо, чтобы выполнялось условие  $R_1 || R_2 << R_3$ .

*Недостаток*: важным условием обеспечения логики работы, как у первого и второго вариантов МОП-инвертора, является разница в проводимости нагрузочного транзистора  $T_3$  и транзисторов логической части  $T_1$  и  $T_2$ . Это может привести к увеличению площади топологии схемы пропорционально количеству входов вентиля.

### 10.7. Математическая модель МОП-схемы ИЛИ–НЕ в переходной схемотехнике

Если заменить в транзисторной МОП-схеме ИЛИ-НЕ на два входа (рис. 10.16) МОП-транзисторы их моделями, схемами в переходной схемотехнике и, в соответствии с транзисторной схемой, применить принцип функциональной интеграции, объединить однотипные вершины разных транзисторов с одинаковым управлением в одну с этим же управлением, то получим результирующую модель переходной МОП-схемы ИЛИ-НЕ на два входа (рис. 10.17).

Так как размерность полученной модели равна 7, то количество возможных пространственных реализаций составляет  $4^7 = 16$  384.

На рисунке 10.18 представлена структурная формула МОП-схемы И–НЕ на два входа в ЭПТ. Формула «читается» следующим образом: в области  $p_1$ , подложке p-типа, на которую подается потенциал «земли» (нулевой потенциал  $\perp$ ), содержатся три полупроводниковые области n-типа:  $n_2$ , на которую подается напряжение питания E;  $n_3$ , с которой снимается выходной сигнал, и  $n_4$ , на которую подается потенциал «земли» ли» (нулевой потенциал  $F_0$ ).

Между областями  $n_2$  и  $n_3$ ,  $n_3$  и  $n_4$  на поверхности сформированы тонкие окислы, через которые осуществляется воздействие поля на



Рис. 10.17. Уравнение синтеза МОП-схемы ИЛИ–НЕ на два входа в переходной схемотехнике

подложку — формирование каналов между *n*-областями с помощью напряжения питания и входных сигналов.

При этом между областью  $n_3$ , с которой снимается выходной сигнал, и областью  $n_4$ , на которую подается нулевой потенциал шины «земля», будет столько тонких слоев оксида, сколько логических входов у вентиля ИЛИ-НЕ.

Задание. Изобразите различные варианты структур и топологий переходного МОП-вентиля ИЛИ-НЕ с учетом того, что в структурных формулах любое ребро может превращаться в один из четырех типов дуг ( $\rightarrow$ ,  $\leftarrow$ ,  $\Rightarrow$ ,  $\Leftarrow$ ).



Рис. 10.18. Структурная формула МОП-схемы ИЛИ-НЕ на два входа в эпитаксиально-планарной технологии

Отметим интересную особенность переходных моделей МОП-вентилей И–НЕ и ИЛИ–НЕ. Переходная модель МОП-вентиля И–НЕ на два входа (m = 2) получается из переходной модели МОП-вентиля ИЛИ–НЕ на два входа путем добавления вершины  $n_8$  (рис. 10.19), соответствующей полупроводниковой области и необходимой для формирования нового МОП-транзистора в последовательной цепи транзисторов логической части вентиля.



Рис. 10.19. Сравнение переходных моделей МОП-вентилей ИЛИ–НЕ и И–НЕ на два входа

Для каждого нового логического входа (рис. 10.20) в модели ИЛИ–НЕ будет добавляться только вершина, соответствующая тонкому окислу ( $Ox_8$ ), на который подается новый входной сигнал ( $Bx_3$ ), в то время как для переходной модели И–НЕ, помимо вершин тонкого окисла ( $Ox_8$ ), понадобятся разделяющие вершины, соответствующие полупроводниковым областям ( $n_9$ ,  $n_{10}$ ).

Размерность модели ( $N_{ИЛИ-HE}$ ) переходного элемента ИЛИ–НЕ будет равна (4 + *m*), где *m* — количество логических входов, а размерность модели  $N_{И-HE}$  переходного элемента И–НЕ будет равна (3 + 2*m*).



Рис. 10.20. Сравнение переходных моделей МОП-вентилей ИЛИ–НЕ и И–НЕ на три входа

Таким образом, очевидно, что переходная МОП-схема И–НЕ с увеличением количества логических входов становится более громоздкой по сравнению с переходной МОП-схемой ИЛИ–НЕ.

### 10.8. Принципы синтеза МОП-схем из транзисторов

При рассмотрении МОП-вентилей НЕ, И-НЕ и ИЛИ-НЕ можно выявить общие принципы формирования логических элементов на МОП-транзисторах:

- общая инверсия реализуется с помощью нагрузочного МОП-транзистора, включенного между выходом и напряжением питания;
- зависимое (подинверсное) ИЛИ реализуется параллельным соединением МОП-транзисторов или подсхем, включенных между выходом и «землей» (самостоятельно не реализуется);
- зависимое (подинверсное) И реализуется последовательным соединением МОП-транзисторов или подсхем, включенных между выходом и «землей» (самостоятельно не реализуется).

### 10.9. Проектирование логических МОП-схем любой сложности на МОП-транзисторах

### 10.9.1. Алгоритм проектирования

Сначала в соответствии с функцией, которая обязательно должна иметь общую инверсию, реализуем между «землей» и выходом подинверсное выражение с помощью второго и третьего принципов синтеза МОП-схем на МОП-транзисторах. Между выходом и питанием реализуем общую инверсию в виде нагрузочного МОП-транзистора (первый принцип синтеза МОП-схем на МОП-транзисторах).

На рисунках 10.21–10.23 приведены примеры синтеза транзисторных логических схем на МОП-транзисторах в соответствии с вышеописанным алгоритмом синтеза. Синтезируем схему на МОП-транзисторах, реализующую функцию  $F_3 = ab + c$ . Поскольку у функции отсутствует общая инверсия, необходимо ее «организовать». Взяв двойную инверсию над правой частью равенства и раскрыв внутреннюю, мы получим логическое уравнение с требуемой общей инверсией:  $F_3 = ab + c = \overline{ab + c} = \overline{\overline{ab \cdot c}} = \overline{(\overline{a} + \overline{b}) \cdot \overline{c}}$ .





**Рис. 10.21.** МОП-схема, реализующая функцию *F*<sub>1</sub> = (*a* + *b*)*c* 

Рис. 10.22. МОП-схема, реализующая функцию  $F_2 = (\overrightarrow{ad+b)c}$ 

Пример 3



**Рис. 10.23.** МОП-схема, реализующая функцию F<sub>3</sub> = ab + c

Задание. Изобразите структуры, топологии и математические модели в переходной схемотехнике МОП-схем, реализующих функции  $F_1, F_2$  и  $F_3$ .

### 10.10. Достоинства и недостатки МОП-схем

### Достоинства:

- большое входное сопротивление схем, транзисторы управляются не током, а напряжением и, как следствие, — они имеют большую нагрузочную способность (n > 1000). Нагрузочная способность ограничивается влиянием нагрузочных емкостей на быстродействие. Чем больше нагрузочных схем подключено к выходу, тем больше подключено параллельно включенных емкостей (сложение емкостей) и тем хуже быстродействие схемы;
- малая мощность, так как токи очень малы;
- лучшая, чем у биполярных схем, технологичность (меньше требуется технологических операций);
- отсутствие резисторов и, как результат, маленькая площадь;
- высокая помехоустойчивость.

Недостатки:

- ограниченное быстродействие (малые токи);
- худшая, чем у биполярных схем, радиационная стойкость (из-за тонких слоев оксидов).

# Глава 11

# ТРАНЗИСТОРНАЯ И ПЕРЕХОДНАЯ КМОП-СХЕМОТЕХНИКИ

В основе этой схемотехники лежит одновременное использование в схемах МОП-транзисторов обоих типов проводимости (КМОП — комплементарные МОП-схемы) [140, 141].

В КМОП-схемотехнике, как правило, используются схемы с четным количеством транзисторов (построение на парах МОП-транзисторов), но существуют схемы, где количество транзисторов нечетно.

# 11.1. КМОП-инвертор в транзисторной схемотехнике

Введем условные названия частей КМОП-схем. Ту часть схемы, которая расположена от «земли» до выхода, назовем *логической частью* схемы (по аналогии с биполярными схемами), а ту, которая расположена между выходом и источником питания, — ее *альтернативной частью* (противоположной по всем признакам).

На рисунке 11.1 изображена транзисторная схема КМОП-инвертора, она представляет собой пару последовательно включенных между «землей» и питанием *n*-и *p*-канальных МОП-транзисторов с объединенными затворами, на которые подается входной сигнал.



Рис. 11.1. КМОП-инвертор

Рассмотрим работу КМОП-инвертора. Она представлена в таблице 11.1.

Таблица 11.1

вх( <i>X</i> )	<i>Т</i> ₁ ( <i>п</i> -канал)	T <sub>2</sub> (р-канал)	Выход	
0	Закрыт (канал не создан)	Открыт	~E	1
1	Открыт	Закрыт (канал не создан)	~0 B	0

#### Работа КМОП-инвертора

Логика положительная.

Первая строка. На вход X подается логический ноль, это низкий уровень напряжения. На затворе *n*-канального транзистора  $T_1$  по отношению к его стоку нулевое смещение напряжения, то есть канал отсутствует, транзистор  $T_1$  закрыт. На затворе *p*-канального транзистора  $T_2$  низкий уровень напряжения, на истоке — +E. Это означает, что на затворе по отношению к истоку большое отрицательное напряжение, формирующее *p*-канал транзистора  $T_2$ . Транзистор  $T_2$  открыт. На выходе напряжение ~E, то есть логическая единица.

Вторая строка. На входе X — логическая единица. n-Канальный транзистор  $T_1$  открыт, канал сформирован большим положительным напряжением на его затворе по отношению к стоку. Транзистор  $T_2$  закрыт, так как на его затворе напряжение  $\sim E$ ; на истоке имеем напряжение E — канала нет. На выходе напряжение примерно 0 В — логический ноль.

*Примечание*: обеспечение режимов работы КМОП-инвертора не влияет на топологии транзисторов.

### 11.1.1. Интегральная структура КМОП-инвертора в эпитаксиально-планарной технологии

Интегральная структура КМОП-инвертора более сложная, чем у МОП-инвертора (рис. 11.2). Так как В КМОП-схемах присутствуют транзисторы обоих типов, требуются изолирующие карманы для изоляции транзисторов одного типа от транзисторов другого типа. Это уве-



Рис. 11.2. Интегральная структура КМОП-инвертора

личивает площадь элементов в сравнении с МОП-схемами, а также их стоимость из-за возрастания количества технологических операций.

Для того чтобы изолирующие карманы выполняли функцию изоляции, соответствующие им p-n-переходы должны быть закрыты. Для этого в область n-типа изолирующего кармана ( $n_1-p_2$  на рис. 11.2) нужно подавать самый большой положительный потенциал схемы (для схем с положительным питанием это напряжение источника питания E), а в область p-типа — самый большой (по модулю) отрицательный потенциал (в схемах с положительным питанием — нулевой потенциал шины «земля»).

### 11.2. Математическая модель КМОП-схемы НЕ в переходной схемотехнике

Заменяя МОП-транзисторы в схеме, представленной на рисунке 11.1, их переходными моделями и применяя принцип функциональной интеграции, получаем переходную модель КМОП-инвертора [131]. Данный процесс описан уравнением синтеза, которое представлено на рисунке 11.3.



Рис. 11.3. Уравнение синтеза переходной модели КМОП-инвертора

Модель размерностью N = 8 (рис. 11.3) имеет  $4^8 = 65\,536$  пространственных реализаций, описываемых структурными формулами, одна из которых представлена на рисунке 11.4. Первая из них (*a*) соотве-



**Рис. 11.4.** Структурные формулы переходной модели КМОП-инвертора с разной размерностью: *a*) *N* = 8, *б*) *N* = 7

тствует классической структуре КМОП-инвертора, выполненного в эпитаксиально-планарной технологии (рис. 11.2). Если же объединить области тонких окислов Ох<sub>7</sub> и Ох<sub>8</sub>, получим модель размерностью N = 7, имеющую  $4^7 = 16$  384 пространственные реализации. Одна из таких структурных формул изображена на рисунке 11.4,  $\delta$ .

Задание. Нарисуйте структуру КМОП-инвертора, соответствующую структурной формуле, изображенной на рисунке 11.4, б.

## 11.3. Компьютерное моделирование наноструктуры КМОП-инвертора со структурной формулой на рисунке 11.5



Рис. 11.5. Структурная формула КМОП-инвертора с окисной изоляцией

Для повышения информационной плотности СБИС и устранения паразитных транзисторных эффектов в структуре КМОП-инвертора воспользуемся не полупроводниковой, а изолирующей подложкой (Ох<sub>7</sub> на рис. 11.5–11.7). Структурная формула этого варианта представлена на рисунке 11.5.

3D структура КМОП-инвертора с диэлектрической (окисной изоляцией) показана на рис. 11.6.

Так как моделирование проводилось в системе, не имеющей кириллицы, произве-

дена замена обозначений: вх — in, вых — out,  $\perp$  — Gnd (шина «земля»).

На рисунке 11.6 изображен наноразмерный КМОП-инвертор со структурной формулой, представленной на рисунке 11.5.

Компьютерное моделирование данного КМОП-инвертора проводилось со следующими ограничениями: минимальный топологический размер составлял 10 нм, толщина подзатворного окисла — 4 нм.

Наноструктура выполняет свою инвертирующую функцию при определенной системе параметров.



**Рис. 11.6.** Наноструктура КМОП-инвертора, представленного на рисунке 11.5: *а*) конструкция, *б*) расчетная сетка



**Рис. 11.7.** Результаты 2D компьютерного моделирования наноструктуры КМОП-инвертора со структурной формулой, представленной на рисунке 11.5 (слева — режим, когда на выходе напряжение логического нуля, справа — логической единицы): *a*) плотность дырок, *б*) пространственный заряд, *b*) электростатический потенциал

На рисунке 11.7 показаны результаты 2D компьютерного моделирования наноструктуры КМОП-инвертора со структурной формулой, представленной на рисунке 11.5 (слева — режим, когда на выходе напряжение логического нуля, справа — логической единицы): *a*) плотность дырок, *б*) пространственный заряд, *в*) электростатический потенциал.

# 11.4. Компьютерное моделирование вертикальной наноструктуры КМОП-инвертора со структурной формулой на рисунке 11.8, *а*

Среди огромного количества (4<sup>9</sup>) структур КМОП-инверторов (N = 9) стоит особо выделить структуру не с горизонтальным, а с вертикальным строением МОП-транзисторов [134, 135]. Воспользуемся так же, как и в предыдущей структуре, не полупроводниковой, а изолирующей подложкой (Ох<sub>9</sub> на рис. 11.8).



Рис. 11.8. Вертикальная 3D наноструктура КМОП-инвертора: *а*) модель, *б*, *в*) структура

Ox<sub>10</sub>

Структурная формула такого варианта представлена на рисунке 11.8, *а*. 3D Структура вертикального КМОП-инвертора с диэлектрической (окисной) изоляцией показана на рисунке 11.8, *б*.

Система обозначений контактов следующая: входной контакт (вх — in), выходной контакт (вых — out), шина нулевого потенциала ( $\perp$  — Gnd), Au — золотой наноразмерный проводник для подачи потенциала в полупроводниковые области.

Для одновременного подключения областей  $n_1$  и  $p_2$  к шине «земля» (Gnd) введена проводящая область (наноразмерный проводник) Au<sub>8</sub>, а для одновременного подключения областей  $n_5$  и  $p_6$  к шине «питания» (*E*) введена проводящая область (нанопроводник) Au<sub>7</sub> (рис. 11.8,  $\delta$ ).

Возможен второй вариант. Можно упростить технологию, сделав эти проводники (Au<sub>7</sub> и Au<sub>8</sub>) вертикальными, по бокам центрального изолирующего столба. Однако тогда придется добавить изолирующие области для  $n_3$  и  $p_4$ . Изменится расположение контактных площадок Gnd и *E*, а также топология соединения out.



**Рис. 11.9.** Результаты 2D компьютерного моделирования следующих параметров наноструктуры КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, *a*: *a*) заряд в первой входной области (*p*<sub>2</sub>), *б*) общий ток в цепи питания (*E*), *в*) общий ток в шине «земля» (Gnd), *г*) общий выходной ток, *д*) общий входной ток, *е*) передаточная характеристика

На рисунке 11.8, *в* изображена расчетная сетка наноструктуры вертикального КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, *а*. Компьютерное моделирование наноструктуры КМОП-инвертора с этой структурной формулой проводилось со следующими ограничениями: минимальный топологический размер составлял 20 нм, толщина подзатворного окисла — 4 нм. Наноструктура выполняет инвертирующую функцию при определенной системе набора значений параметров (рис. 11.9, *e*).

На рисунке 11.9 показаны результаты 2D компьютерного моделирования следующих статических параметров наноструктуры КМОП-инвертора с рассматриваемой структурной формулой в зависимости от входного напряжения: *a*) заряд в первой входной области ( $p_2$ ), *б*) общий ток в цепи питания (E), в) общий ток в шине «земля» (Gnd), *г*) общий выходной ток, *д*) общий входной ток, е) передаточная характеристика.

На рисунке 11.10 приведены результаты моделирования динамики для 3D наноструктуры того же КМОП-инвертора: *a*) общий ток в первой входной области ( $p_2$ ),  $\delta$ ) общий ток в шине «земля» (Gnd), s) общий выходной ток, *c*) общий ток в цепи питания (*E*),  $\partial$ ) заряд в области под контактом питания, *e*) заряд в первой входной области ( $p_2$ ),  $\mathcal{K}$ ) заряд в выходной области, *з*) входная последовательность импульсов, выходное напряжение (от времени).

На рисунке 11.11 представлены результаты компьютерного моделирования переходных характеристик вертикального КМОП-инвертора со структурной формулой, изображенной на рисунке 11.8, *a*.

На цветных вкладках (рис. 11.12–11.15) представлены результаты моделирования для 3D наноструктуры КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, *a*, следующих физических характеристик:

- рисунок 11.12 плотность дырок;
- рисунок 11.13 подвижность дырок;
- рисунок 11.14 пространственный заряд;
- рисунок 11.15 электростатический потенциал.

Верхние рисунки соответствуют режиму, когда на выходе напряжение логического нуля, нижние рисунки — режиму, когда на выходе напряжение логической единицы.

Определение задержки вертикального КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, *a*. На рисунке 11.11 представлены графики входного (*1*) и выходного (*2*) напряжений данного вертикального КМОП-инвертора. Определим задержку наноструктуры по уровню «0,5».



Рис. 11.10. Результаты моделирования динамики для 3D наноструктуры КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, *a*: *a*) общий ток в первой входной области (*p*<sub>2</sub>), *б*) общий ток в шине «земля» (Gnd), *в*) общий выходной ток, *г*) общий ток в цепи питания (*E*), *д*) заряд в области под контактом питания, *е*) заряд в первой входной области (*p*<sub>2</sub>), *ж*) заряд в выходной области, *з*) входная последовательность импульсов, выходное напряжение (от времени)



Рис. 11.11. Переходные характеристики вертикального КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, *а* 

В результате моделирования были получены следующие значения координат точек пересечения фронтов входного и выходного напряжений с серединой логического уровня выходного сигнала.

Координаты характерных точек:

$$\begin{split} t_1 &= 1,46903 \cdot 10^{-11} \text{ (c)};\\ t_2 &= 1,85512 \cdot 10^{-11} \text{ (c)};\\ t_3 &= 0,85472 \cdot 10^{-10} \text{ (c)};\\ t_4 &= 1,21935 \cdot 10^{-10} \text{ (c)}. \end{split}$$

Задержки фронтов по уровню «0,5» составляют:  $t^{10} = t_2 - t_1 = 0,38609 \cdot 10^{-11} = 3,8609 \cdot 10^{-12}$  (c);  $t^{01} = t_4 - t_3 = 0,56463 \cdot 10^{-10} = 56,463 \cdot 10^{-12}$  (c).

Тогда задержку работы наноструктуры можно определить по формуле:

 $\tau = (t^{10} + t^{01})/2 = (3,8609 \cdot 10^{-12} + 56,463 \cdot 10^{-12})/2 = 60,3239 \cdot 10^{-12}$  (с), то есть около 60 пс.



**Рис. 11.12.** Результаты компьютерного моделирования плотности дырок в 3D наноструктуре КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, для двух выходных режимов



**Рис. 11.13.** Результаты компьютерного моделирования подвижности дырок в 3D наноструктуре КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, для двух выходных режимов



Рис. 11.14. Результаты компьютерного моделирования пространственного заряда в 3D наноструктуре КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, для двух выходных режимов



Рис. 11.15. Результаты компьютерного моделирования электростатического потенциала в 3D наноструктуре КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, для двух выходных режимов

### 11.5. КМОП-вентиль И–НЕ в транзисторной схемотехнике

На рисунке 11.16 изображена транзисторная схема КМОП-вентиля И-НЕ. У всех *п*-канальных транзисторов ( $T_1$ ,  $T_2$ ) логической части подложка подключена к шине «земля», а подложка *p*-канальных транзисторов ( $T_3$ ,  $T_4$ ) альтернативной части схемы подключается к питанию. Рассмотрим режимы работы этой схемы и докажем, что она выполняет логическую функцию И-НЕ (табл. 11.2).



Рис. 11.16. КМОП-вентиль И-НЕ

Таблица 11.2

Α	В	τ <sub>1</sub>	<b>T</b> <sub>2</sub>	T <sub>3</sub>	<b>T</b> 4	Выход	
0	0	Закрыт	Закрыт	Открыт	Открыт	~E	1
0	1	Закрыт	Открыт	Открыт	Закрыт	~E	1
1	0	Открыт	Закрыт	Закрыт	Открыт	~E	1
1	1	Открыт	Открыт	Закрыт	Закрыт	~0 B	0

### Работа КМОП-вентиля И–НЕ

Логика положительная.

Первая строка. На оба входа A и B подаются напряжения логического нуля, на стоках и затворах n-канальных транзисторов наблюдался низкий уровень напряжения, транзисторы  $T_1$  и  $T_2$  закрыты (каналы не сформированы). Транзисторы  $T_3$  и  $T_4$  открыты, так как на затворах p-канальных транзисторов отрицательный потенциал по отношению к их истокам.

Нужно заметить, что комплементарные пары транзисторов  $T_1-T_3$  и  $T_2-T_4$  всегда работают в противоположных режимах. Иначе говоря, если один из них открыт, то второй закрыт, и наоборот. В первом случае на выходе имеем напряжение ~E — напряжение логической единицы.

Вторая строка. На вход A подается логический ноль, на вход B — логическая единица. Транзистор  $T_1$  закрыт, канала нет, следовательно, открыт транзистор  $T_3$  — его комплементарная пара. Транзистор  $T_2$  открыт по напряжению, канал есть, а его комплементарная пара, транзистор  $T_4$ , закрыт. Логическая часть закрыта, альтернативная часть открыта. На выходе напряжение  $\sim E$  — логическая единица.

*Третья строка*. На вход A подается напряжение логической единицы, на вход B — напряжение логического нуля. Транзистор  $T_1$  открыт по напряжению, транзистор  $T_3$  (его комплементарная пара), соответственно, закрыт. Транзистор  $T_2$  закрыт, канала нет, следовательно, транзистор  $T_4$  (его пара) — открыт. Логическая часть закрыта, альтернативная часть открыта. На выходе напряжение ~E — логическая единица.

Четвертая строка. На входы A и B подается напряжение логической единицы (высокий положительный потенциал). Это напряжение формирует каналы в транзисторах последовательной логической цепи ( $T_1$  и  $T_2$ ), их комплементарные пары — транзисторы  $T_3$  и  $T_4$  — закрыты (альтернативная часть схемы закрыта). На выходе низкий уровень напряжения — логический ноль.

Анализ режимов работы этой схемы доказывает, что она выполняет логическую функцию И–НЕ.

### 11.6. Математическая модель КМОП-схемы И–НЕ в переходной схемотехнике

Заменим МОП-транзисторы в транзисторной КМОП-схеме И–НЕ (рис. 11.16) их переходными моделями, применяя при этом принцип функциональной интеграции. В результате получаем модель КМОП-схемы И–НЕ в переходной схемотехнике размерностью N = 11. Данный процесс описан уравнением синтеза, представленным на рисунке 11.17.

Модель размерностью N = 11 имеет  $4^{11} = 4$  194 304 описываемых структурными формулами пространственных реализаций.



Рис. 11.17. Уравнение синтеза переходной модели КМОП-схемы И-НЕ

Структурная формула (рис. 11.18) соответствует классической структуре КМОП-схемы И–НЕ, выполненной в эпитаксиально-планарной технологии.

Можно, как и в случае с КМОП-инвертором, объединить области тонких окислов, имеющие одинаковое функциональное назначение (те, на которые подаются одинаковые входные сигналы). Объединив области тонких окислов Ох<sub>8</sub> и Ох<sub>10</sub>, Ох<sub>8</sub> и Ох<sub>10</sub>, получим модель размерностью N = 9, имеющую  $4^9 = 262$  144 пространственные реализации.

Задание. Постройте переходную модель размерностью N = 9.

Сгенерируйте на ее основе любую структурную формулу.

Разработайте интегральную структуру и топологию КМОП-схемы И-HE на два входа размерностью N = 9, соответствующую сгенерированной структурной формуле.

Разработайте технологию создания новой структуры КМОП-схемы И–НЕ на два входа.

## 11.7. КМОП-вентиль ИЛИ–НЕ в транзисторной схемотехнике

На рисунке 11.19 изображена транзисторная схема КМОП-вентиля ИЛИ-НЕ. Рассмотрим режимы ее ра-

боты и докажем, что эта схема выполняет логическую функцию ИЛИ-НЕ (табл. 11.3).

Логика положительная.

Первая строка. На входы A и B подаются напряжения логического нуля (низкий уровень напряжения), *n*-канальные транзисторы  $(T_1, T_2)$  закрыты. Их комплементарные пары  $(T_3, T_4)$ , соответственно, открыты. На выходе напряжение ~E напряжение логической единицы.

Вторая строка. На вход А подается напряжение логического нуля,



Рис. 11.19. КМОП-вентиль ИЛИ-НЕ



Рис. 11.18. Структурная формула переходной КМОП-схемы И–НЕ размерностью N = 11

Таблица 11.3

Α	В	<b>T</b> <sub>1</sub>	<b>T</b> <sub>2</sub>	<b>T</b> 3	<b>T</b> 4	Выход		
0	0	Закрыт	Закрыт	Открыт	Открыт	~E	1	
0	1	Закрыт	Открыт	Открыт	Закрыт	~0 B	0	
1	0	Открыт	Закрыт	Закрыт	Открыт	~0 B	0	
1	1	Открыт	Открыт	Закрыт	Закрыт	~0 B	0	

Работа КМОП-вентиля ИЛИ-НЕ

на вход B подается напряжение логической единицы. Транзистор  $T_1$  закрыт, его пара  $T_3$  — открыт. Транзистор  $T_2$  открыт, его пара транзистор  $T_4$  — закрыт.

Логическая часть схемы открыта, если открыт хотя бы один транзистор (параллельное соединение транзисторов в этой схеме), а альтернативная часть закрыта, если закрыт хотя бы один из транзисторов (последовательное соединение в этой схеме). На выходе напряжение ~0 В — напряжение логического нуля.

*Третья строка*. На вход A подается напряжение логической единицы, а на вход B — напряжение логического нуля. Транзистор  $T_1$  открыт, транзистор  $T_3$  закрыт. Транзистор  $T_2$  закрыт, канала нет, его комплементарная пара транзистор  $T_4$  — открыт. На выходе ~0 В — напряжение логического нуля.

Четвертая строка. На входы A и B подаются логические единицы. В альтернативной p-канальной части закрыты все транзисторы ( $T_3$ ,  $T_4$ ), их комплементарные пары  $T_1$  и  $T_2$  — открыты. На выходе ~0 В — напряжение логического нуля.

Анализ режимов работы данной транзисторной схемы доказывает, что она выполняет логическую функцию ИЛИ–НЕ.

### 11.8. Математическая модель КМОП-схемы ИЛИ–НЕ в переходной схемотехнике

Преобразование транзисторной схемы в переходную проведем следующим образом: заменим МОП-транзисторы в транзисторной КМОП-схеме ИЛИ-НЕ, изображенной на рисунке 11.19, их переходными моделями, применяя принцип функциональной интеграции. В результате получаем модель КМОП-схемы ИЛИ-НЕ в переходной схемотехнике размерностью N = 11. Данный процесс описан уравнением синтеза, представленным на рисунке 11.20.

Модель размерностью N = 11 (рис. 11.20) так же, как и модель И–НЕ в КМОП-переходной схемотехнике, имеет  $4^{11} = 4$  194 304 структурных вариантов, описываемых структурными формулами.



Рис. 11.20. Уравнение синтеза переходной модели КМОП-схемы ИЛИ-НЕ

Структурная формула, изображенная на рисунке 11.21, соответствует классической структуре КМОП-схемы И–НЕ, выполненной в эпитаксиально-планарной технологии.

Можно, как и в случае с КМОП-инвертором, объединить области тонких окислов, имеющих одинаковое функциональное назначение (те, на которые подаются одинаковые входные сигналы). Объединив области тонких окислов Ох<sub>8</sub> и Ох<sub>10</sub>, Ох<sub>8</sub> и Ох<sub>10</sub>, получим модель размерностью N = 9, имеющую  $4^9 = 262\ 144$  пространственные реализации.

Задание. Постройте переходную модель КМОП-схемы ИЛИ-НЕ размерностью N = 9.

Сгенерируйте на ее основе любую структурную формулу.

Разработайте интегральную структуру и топологию КМОП-схемы ИЛИ–НЕ на два входа размерностью N = 9, соответствующую сгенерированной структурной формуле.

Разработайте технологию создания новой структуры КМОП-схемы И–НЕ на два входа.



Рис. 11.21. Структурная формула переходной модели КМОП-схемы ИЛИ-НЕ размерностью N = 11

# 11.9. Общее в КМОП-схемах НЕ, И-НЕ, ИЛИ-НЕ

При рассмотрении КМОП-схем НЕ, И–НЕ, ИЛИ–НЕ в них можно выделить следующие общие черты:

- четное количество транзисторов;
- наличие логической и альтернативной частей;
- во всех реализуемых функциях присутствует инверсия.

# 11.10. Принципы синтеза КМОП-схем разной сложности

Логические КМОП-схемы любой сложности могут быть синтезированы с учетом следующих схемотехнических принципов:

- общая инверсия реализуется альтернативной схемой; альтернативность: 1) по типу МОП-транзисторов (*n*-канал/*p*-канал); 2) по типу соединения (последовательное/параллельное);
- зависимая функция И реализуется последовательным соединением *n*-канальных транзисторов или подсхем (логическая часть);
- зависимая функция ИЛИ реализуется параллельным соединением *n*-канальных транзисторов или подсхем (логическая часть схемы).

Альтернативность распространяется не только на транзисторы, но и на подсхемы.

# 11.11. Проектирование КМОП-схем любой сложности

### 11.11.1. Алгоритм проектирования

Сначала в соответствии с функцией, которая обязательно должна иметь общую инверсию, реализуем между «землей» и выходом логическую *n*-канальную часть схемы, соответствующую подинверсному выражению с помощью второго и третьего принципов синтеза КМОП-схем на МОП-транзисторах.

Между выходом и питанием реализуем *p*-канальную альтернативную часть схемы, реализующую общую инверсию (первый принцип синтеза КМОП-схем на МОП-транзисторах).

На рисунках 11.22 и 11.23 показаны результаты использования данного алгоритма для синтеза КМОП-логических схем на МОП-транзисторах.



 $F_2 = \overline{(a+b)c}$ 

**Рис. 11.22.** КМОП-схема, реализующая функцию *F*<sub>1</sub> = (*ab* + *c*)

Рис. 11.23. КМОП-схема, реализующая функцию  $F_2 = (\overline{a+b})c$ 

В рассмотренных примерах инверсию реализует альтернативная схема. Если логическая схема или подсхема параллельна, то альтернативная последовательна, и наоборот.

В *n*-канальных транзисторах логической части схемы подложка соединена с землей, а подложки *p*-канальных транзисторов альтернативной части — с источником питания [для запирания изолирующих карманов (рис. 11.2)].

## 11.12. Достоинства и недостатки КМОП-схем

Достоинства КМОП-схем:

- малая мощность;
- нагрузочная способность очень велика (*n* > 1000);
- высокий запас помехоустойчивости.

Недостатки КМОП-схем:

- низкое быстродействие;
- большая площадь;
- низкая радиационная стойкость.

# Глава 12

# ТРАНЗИСТОРНАЯ И ПЕРЕХОДНАЯ БИМОП-СХЕМОТЕХНИКИ

В качестве примера рассмотрим синтез, генерацию структуры и компьютерное моделирование структуры простейшего элемента данной схемотехники — БиМОП-инвертора.

### 12.1. БиМОП-инвертор

Известно, что недостатком биполярного инвертора, включенного по схеме с общим эмиттером, является наличие нагрузочного резистора в коллекторной цепи. Резистор, да еще и с изолирующим карманом, сильно ухудшает такие технические параметры схемы, как занимаемая на кристалле площадь и быстродействие.

Для исправления этого недостатка вместо резистора можно использовать в качестве коллекторной нагрузки для биполярного транзистора МОП-транзистор (рис. 12.1).





### 12.1.1. Уравнение синтеза математической модели

Уравнение синтеза математической модели БиМОП-инвертора представлено на рисунке 12.2. В транзисторной схеме (рис. 12.1) заменим транзисторные компоненты переходными аналогами. Для объединения однотипных вершин с одинаковым управлением применим принцип функциональной интеграции, в результате получим абстрактную переходную модель БиМОП-инвертора, содержащую 6 вершин и 5 пере-



Рис. 12.2. Уравнение синтеза МОП-инвертора в переходной схемотехнике

ходов [три перехода типа полупроводник-полупроводник, и два перехода типа полупроводник-окисел (диэлектрик)].

### 12.1.2. Генерация полупроводниковых структур БиМОП-инвертора

Размерность общей переходной модели БиМОП-инвертора равна 6 (N = 6). В соответствии с алгоритмами генерации количество возможных пространственных вариантов структуры равно  $4^6 = 4$  096.

Рассмотрим один из многочисленных вариантов БиМОП-инвертора, сочетающий в себе планарную технологию для МОП-транзистора и 3D технологию для биполярного транзистора. Структурная формула этого варианта структуры представлена на рисунке 12.3.



Рис. 12.3. Структурная формула БиМОП-инвертора

Разработаем структуру, отвечающую этой формуле, и проверим ее работоспособность в наноразмерном диапазоне путем компьютерного моделирования физических и электрических процессов, происходящих в структуре. Также сделаем вывод о ее возможной работоспособности в определенной системе параметров.

# 12.1.3. Компьютерное моделирование переходной наноструктуры БиМОП-инвертора размерностью *N* = 6

Исходные данные для физического моделирования. При построении сечения БиМОП-инвертора (рис. 12.4, *a*) структурная формула, представленная на рисунке 12.3, будет прочитана следующим образом: подложка (*x*)  $p_4$  (кремний *p*-типа), на которую подается нулевой потенциал ( $\perp$ ), содержит область  $n_5$  (кремний *n*-типа), на которую подается напряжение питания (*E*), и область  $n_3$ , с которой снимается выходной сигнал (out); на области  $n_3$  расположена область  $p_2$ , на которую подается входной сигнал (in), а на поверхности области  $p_2$  расположена область  $n_1$ , на которую подается потенциал шины «земля» ( $\perp$  = Grd). Между областями  $n_5$  и  $n_3$  на поверхности области  $p_1$  расположен тонкий оксидный слой, на который подается напряжение питания *E*.

Для моделирования выбран минимальный топологический размер в 10 нм. Точнее: ширина контактных площадок, области эмиттера и изолирующих оксидов не должна превышать это значение. На рисунке 12.4, *б* показана расчетная сетка для моделирования.


**Рис. 12.4.** Сечение структуры БиМОП-инвертора для структурной формулы, изображенной на рисунке 12.3: *а*) с указанием типов областей и функционального управления, *б*) расчетная сетка для моделирования

На рисунке 12.5 представлена 3D структура БиМОП-инвертора для рассматриваемой структурной формулы: *a*) с указанием функционального управления (E — контакт для подачи напряжения питания,  $\bot$  — контакт для подачи нулевого потенциала шины «земля», вх — контакт для подачи входного сигнала, вых — контакт для снятия выходного сигнала),  $\delta$ ) расчетная сетка для 3D моделирования.



**Рис.12.5.** 3D структура БиМОП-инвертора для структурной формулы, изображенной на рисунке 12.3: *a*) с указанием функционального управления, *б*) расчетная сетка для 3D моделирования

Результаты моделирования переходной наноструктуры БиМОП-инвертора размерностью N = 6. Было проведено физическое и схемотехническое моделирование переходной наноструктуры БиМОП-инвертора размерностью N = 6. На рисунке 12.6, *а* показана передаточная характеристика наноструктуры БиМОП-инвертора, зависимость выходного напряжения  $u_{out}$  от входного  $u_{in}$ , подтверждающая работоспособность наноструктуры, то есть выполнение ею функции инверсии в системе с подключенными аналогичными наноструктурами (рис. 12.6, *б*). При подаче линейно изменяющегося напряжения на входной контакт получаем характерную для инвертирующих элементов характеристику с двумя рабочими точками:

- $M_1(u_{in} = u_0; u_{out} = u_1)$ , соответствующая режиму работы инвертору 1;
- $M_2(u_{in} = u_1; u_{out} = u_0)$ , соответствующая режиму работы инвертору 2.

На рисунках 12.7–12.9 показаны результаты физического моделирования наноструктуры БиМОП-инвертора со структурной формулой, изображенной на рисунке 12.3.

На рисунке 12.7 представлены результаты 2D моделирования этой же наноструктуры БиМОП-инвертора для функций: *a*) квазипотенциал Ферми для электронов, *б*) пространственный заряд, *в*) абсолютное значение плотности общего тока.

На цветной вкладке (рис. 12.8) представлены результаты 3D моделирования наноструктуры БиМОП-инвертора: *a*) объемный заряд, *б*) подвижность дырок, *в*) подвижность электронов.



Рис. 12.6. Моделирование передаточной характеристики БиМОП-инвертора: a) передаточная характеристика, б) схема из двух инверторов



**Рис. 12.7.** Результаты 2D моделирования наноструктуры БиМОП-инвертора со структурной формулой, представленной на рисунке 12.3: *а*) квазипотенциал Ферми для электронов, *б*) пространственный заряд, *в*) абсолютное значение плотности общего тока



**Рис. 12.8.** Результаты 3D моделирования наноструктуры БиМОП-инвертора со структурной формулой, представленной на рисунке 12.3: *a*) объемный заряд, *б*) подвижность дырок, *в*) подвижность электронов



**Рис. 12.9.** Результаты 2D моделирования наноструктуры БиМОП-инвертора со структурной формулой, представленной на рисунке 12.3: *а*) плотность дырок, *б*) плотность электронов, *в*) электростатический потенциал

На цветной вкладке (рис. 12.9) представлены результаты 2D моделирования наноструктуры БиМОП-инвертора для функций: *a*) плотность дырок, *б*) плотность электронов, *в*) электроста-тический потенциал.

На рисунках 12.7 и 12.9:

- слева представлено состояние наноструктуры, когда на ее выходе напряжение логического нуля ( $u_{\text{вых}} = u_0$ ),
- справа состояние, когда на ее выходе напряжение логической единицы (*u*<sub>вых</sub> = *u*<sub>1</sub>).

# 12.2. БиМОП-схема И-НЕ

## 12.2.1. Транзисторные варианты — БиМОП ТТЛ

Продолжая устранять недостатки транзисторных схем, содержащих резисторы, заменим в ТТЛ-схеме с простым инвертором, выполняющей

функцию И-НЕ, резисторы  $R_1$  и  $R_2$ (рис. 12.10) на всегда открытые *n*-канальные МОП-транзисторы  $T_3$  и  $T_4$ (рис. 12.11, *a*) и всегда открытые *p*-канальные МОП-транзисторы  $T_3$  и  $T_4$ (рис. 12.11, *б*).

МОП-транзисторы в схемах на рисунке 12.11 будут всегда проводить ток от цепи питания, так как на их затворы подается управляющий потенциал, при котором эти МОП-транзисторы будут всегда открыты (функция резисторов). Но



**Рис. 12.10.** ТТЛ с простым инвертором

площадь, которую они будут занимать на кристалле, будет гораздо меньше, чем площадь, занимаемая резисторами с карманом для схемы, представленной на рисунке 12.10, *a*.

БиМОП-схема, представленная на рисунке 12.11, *б*, — это схема с открытым коллектором и питающими базы *p*-канальными МОП-тран-



**Рис. 12.11.** БиМОП-схемы И–НЕ: *a*) с *n*-канальными нагрузочными МОП-транзисторами, б) схема с открытым коллектором и питающими базы *p*-канальными МОП-транзисторами

зисторами, поэтому она требует обязательное наличие нагрузки (резистивной или схемной), подключенной к выходу.

## 12.2.2. Синтез переходных моделей БиМОП-схем И-НЕ

Уравнения синтеза математических моделей БиМОП-схем И–НЕ представлены на рисунках 12.12 и 12.13. Как и ранее в транзисторных схемах, заменим транзисторные компоненты переходными аналогами. Используем принцип функциональной интеграции для объединения однотипных вершин с одинаковым управлением и получим абстрактные переходные модели БиМОП-схем И–НЕ. Модель БиМОП-схемы И–НЕ в переходный схемотехнике для транзисторного аналога (рис. 12.11, *a*), содержит 12 вершин, 10 переходов [восемь переходов типа полупроводник–полупроводник, и два — типа полупроводник–окисел (диэлектрик)] и 5 внутренних соединений.



**Рис. 12.12.** Уравнение синтеза БиМОП-схемы И–НЕ в переходной схемотехнике для транзисторного варианта, представленного на рисунке 12.11, *а* 



**Рис. 12.13.** Уравнение синтеза БиМОП-схемы И–НЕ в переходной схемотехнике для транзисторного варианта, представленного на рисунке 12.11, *б* 

Модель БиМОП-схемы И–НЕ для транзисторного аналога (рис. 12.11, б) оптимальнее, поскольку имеет ряд достоинств по сравнению с предыдущей: она содержит 11 вершин, 10 переходов [восемь переходов типа полупроводник-полупроводник, и два — типа полупроводник-окисел (диэлектрик)] и всего 2 внутренних соединения.

# 12.3. БиМОП-схема ИЛИ-НЕ

## 12.3.1. Транзисторный вариант БиМОП НСТЛ

Если в биполярной транзисторной схеме НСТЛ в качестве коллекторной нагрузки использовать не резистор, а всегда проводящий ток *n*-канальный МОП-транзистор, получим БиМОП-схему ИЛИ–НЕ, изображенную на рисунке 12.14.

Для увеличения количества входов схемы необходимо в параллельное соединение n-p-n-транзисторов подключать новый транзистор, на базу которого подается новый входной сигнал. Количество входов ограничено и составляет 6–8.



**Рис. 12.14.** БиМОП НСТЛ (ИЛИ–НЕ)

Использование МОП-транзисторов вместо резисторов на кристалле уменьшает занимаемую схемой площадь.

## 12.3.2. Синтез переходной модели БиМОП-схемы ИЛИ-НЕ

Уравнение синтеза математической модели БиМОП-схемы ИЛИ–НЕ представлено на рисунке 12.15. Как и ранее в транзисторной схеме (рис. 12.14), заменим транзисторные компоненты переходными аналогами.



Рис. 12.15. Уравнение синтеза БиМОП-схемы ИЛИ–НЕ в переходной схемотехнике для транзисторного варианта, представленного на рисунке 12.14

Глава 12. Транзисторная и переходная БиМОП-схемотехники

Используя принцип функциональной интеграции для объединения однотипных вершин с одинаковым управлением, получим абстрактную переходную модель БиМОП-схемы ИЛИ–НЕ.

Модель БиМОП-схемы ИЛИ-НЕ на два входа в переходной схемотехнике для транзисторного аналога (рис. 12.14) содержит 7 вершин, 7 переходов [(шесть переходов типа полупроводник-полупроводник, и один — типа полупроводник-окисел (диэлектрик)] и ни одного внутреннего соединения.

Пунктирными окружностями отмечены базы биполярных транзисторов и область канала МОП-транзистора.

# Глава 13

# МЕТОДИКА ПРОЕКТИРОВАНИЯ СБИС В ПЕРЕХОДНОЙ СХЕМОТЕХНИКЕ

В таблице 13.1 представлены результаты сравнительного анализа различных схемотехнических базисов транзисторной схемотехники.

Таблица 13.1

	Быстро- дейст- вие	Мощ- ность	Помехо- устой- чивость	Нагру- зочная способ- ность	Площадь на кристалле	Порож- дение помех
нстл						
И <sup>2</sup> Л		Л (БТ)			Л (БТ)	
дтл			Л (БТ)			
МТТЛ						
ттл			Л (БТ)	Л (БТ)		
ттлш						
мэсл						
эсл	Л (БТ)					А
<i>п</i> -МОП	Л (МОП)		Л (МОП)	Л (МОП)	Л (МОП)	
<i>р</i> -МОП			Л (МОП)	Л (МОП)		
КМОП		Л (МОП)	Л (МОП)	Л (МОП)		
КБиС					А	
БиК-МОП					А	
КБиК-МОП					А	

Сравнительный анализ схемотехнических базисов

В таблице использованы следующие сокращения:

Л (БТ) — «лидер» (по данному параметру) среди схем, содержащих биполярные транзисторы;

Л (МОП) — то же для схем, содержащих МОП-транзисторы;

А — «аутсайдер» (по данному параметру) среди схем того и другого класса;

КБиС — комплементарные биполярные схемы (биполярные схемы, содержащие как *n*-*p*-*n*-, так и *p*-*n*-*p*-транзисторы);

БиКМОП — схемы, содержащие биполярные транзисторы одного типа и МОП-транзисторы обоих типов (n-канальные и p-канальные);

КБиКМОП — схемы, содержащие n-p-n- и p-n-p-биполярные транзисторы и МОП-транзисторы обоих типов (n-канальные и p-канальные).

Классы КБиС, БиКМОП и КБиКМОП, являясь «аутсайдерами» по площади в транзисторной схемотехнике, становятся лидерами в переходной схемотехнике за счет устранения изолирующей надстройки.

Из таблицы 13.1 видно, что «лидером» по быстродействию является схема ЭСЛ, в то же время она занимает первое «негативное» место по порождению помех. Ясно также, что по совокупности параметров лидируют *n*-МОП-схемы. На высокий рейтинг могут претендовать элементы с оптимальными математическими моделями, приспособленными для вертикальной интеграции. К ним относятся *n*-МОП-схемы и практически все схемы переходной схемотехники.

# 13.1. Этапы проектирования устройств

## 13.1.1. Постановка задачи

Предположим, необходимо спроектировать одноразрядный сумматор (рис. 13.1).

При постановке задачи определяются:

• входы и выходы устройства, например для одноразрядного сумматора:

 $exo\partial \omega$ : A и B — складываемые разряды, C — перенос из младшего разряда;



**Рис. 13.1.** Определение входов и выходов устройства

*выходы*: S — сумма (младший разряд от ариф-

метического сложения *A* и *B*); *P* — перенос в старший разряд (старший разряд от арифметического сложения *A* и *B*);

- алгоритм функционирования устройства;
- критерии проектирования (быстродействие, мощность, стоимость и т. д.);
- технические и технологические ограничения.

Алгоритм функционирования может быть представлен по-разному:

- словами (в схемотехнике неудобно);
- логическими уравнениями;
- логической таблицей работы, на основе которой составляются логические уравнения устройства.

В качестве *примера* опишем работу одноразрядного сумматора (табл. 13.2).

Таблица 13.2

A	В	С	Р	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0

#### Логика работы одноразрядного сумматора

На этапе постановки задачи получают оптимальные логические уравнения, описывающие работу устройства. Уравнения нужно составлять либо в МКНФ, либо в МДНФ в зависимости от выбранного схемотехнического базиса.

## 13.1.2. Определение схемотехнического базиса и типа проектирования

Выбор схемотехнического базиса зависит от тех требований, которые предъявляются к проектируемой схеме.

Если основным критерием схемы является быстродействие, выбираем ЭСЛ схемотехнический базис, причем в качестве основы берем вентиль ЭСЛ, реализующий логическую функцию ИЛИ–НЕ–М<sub>ИЛИ</sub>, потому что проектирование в этом базисе дает дополнительную минимизацию задержки в самом проектируемом устройстве.

Если нужна маломощная схема с высокой радиационной устойчивостью, выбираем И<sup>2</sup>Л схемотехнический базис (логический базис НЕ-М<sub>и</sub>). Если требуются маломощные, с высокой помехоустойчивостью, с большой нагрузочной способностью и относительно невысокой стоимостью схемы, то будем проектировать МОП- или КМОП-схемы, причем лучше не из вентилей, а из транзисторов, и т. д.

Помимо схемотехнического базиса, следует выбрать тип проектирования. В настоящее время их четыре: вентильное, транзисторное, матричное и из элементов интегральных структур.

Вентильное проектирование (компонент проектирования — вентиль ТТЛ, ТТЛ с расширителем, ЭСЛ, ЭСЛ с монтажным ИЛИ, И<sup>2</sup>Л, МОП<sub>И-НЕ,</sub> МОП<sub>ИЛИ-НЕ</sub>, КМОП<sub>И-НЕ</sub>, КМОП<sub>ИЛИ-НЕ</sub> и т. д.) используется чаще других ввиду его достаточной простоты и надежности. Стоит отметить, что в силу избыточности большинства вентилей транзисторной схемотехники схемы получаются неоптимальными по большинству параметров.

*Транзисторное проектирование* на МОП-транзисторах и парах КМОП-транзисторов дает лучшие технические параметры, чем при вентильном проектировании, потому что компонент проектирования мельче, и удается избежать избыточности на уровне транзисторов.

Если проектировать *из элементов интегральных структур* (компоненты переходной схемотехники — переходы между различными материалами) с формированием транзисторных эффектов, получаются схемы с наилучшим в настоящий момент соотношением параметров.

Существует еще *матричное проектирование* — на основе базового кристалла (БК), программируемых логических матрицах (ПЛМ) и постоянных запоминающих устройств (ПЗУ). Об этом проектировании речь пойдет далее, когда мы будем обсуждать схемотехнику конкретных устройств.

# 13.2. Проектирование устройств в переходной схемотехнике

## 13.2.1. Сравнительный анализ транзисторной и переходной схемотехник

В предыдущих разделах были рассмотрены результаты синтеза математических моделей элементов переходной схемотехники размерностью, равной от 3 до 11. Все рассмотренные биполярные переходные устройства, содержащие более трех элементов (НЕ, ИЛИ–НЕ, И–НЕ, а также запоминающие и специальные элементы), являются комплементарными биполярными схемами, среди которых есть такие, которые по мощности сравнимы с КМОП-схемами.

Таблица 13.3

Схемотех- нический базис	Его логическая функция	Алгоритм	Пример использования
ТТЛ	И–НЕ	МДНФ( <i>F</i> )	$F = ab + cd =$ $ab + cd = ab \cdot cd$
ТТЛ с расширителем	И–ИЛИ–НЕ		$\overline{F} = ab + c\overline{d}$ $\overline{F} = \overline{F} = \overline{ab + cd}$
ЭСЛ	ИЛИ-НЕ	МКНФ(F)	$\overline{\overline{F}} = \overline{\overline{(a+b)(c+d)}} =$ $\overline{\overline{(a+b)} + \overline{(c+d)}}$
ЭСЛМ <sub>или</sub>	ИЛИ–НЕ–М <sub>ИЛИ</sub>	МДНФ( F )	=== = = = $(F) = ab + cd =$ $= =$ $a + b + c + d$

# Алгоритмы проектирования схем в различных схемотехнических базисах

			· · · · · · · · · · · · · · · · · · ·
Схемотех- нический базис	Его логическая функция	Алгоритм	Пример использования
И <sup>2</sup> Л	НЕ–М <sub>И</sub>	МКНФ( F )	$F = (a + b)(c + \overline{d}) =$ $\overline{(a + b)} \overline{(c + \overline{d})} =$ $\overline{(a + b)} \overline{(c + \overline{d})} =$ $\overline{(a + b)} \overline{(c + d)} =$
МОП- транзисторы	Три схемотех- нических принципа	$\overline{M}$ ДНФ $(\overline{F})$	F = ab + cd $= ab + cd$ $F = F = ab + cd$

Эти элементы содержат меньшее количество полупроводниковых областей, p-n-переходов и соединений, чем их транзисторные аналоги, что доказывает избыточность транзисторной схемотехники. Ее лишние переходы и соединения, а также избыточная мощность порождают проблемы СБИС, которые «проигрывают» по аппаратной реализации МОП- и КМОП-схемам, в которых учтены особенности переходной схемотехники.

В таблице 13.4 сведены сравнительные данные различных схемотехнических базисов транзисторной и переходной схемотехник.

Таблица 13.4

Схемотехника, элемент		ан- ая ника	Биполярн сх	ная транз емотехни	исторная іка	ная ная ника
		КМОП-тр зисторн схемотехи	ттл	И²Л	эсл	Биполярі переході схемотехі
Логическая функция		И–HE	И–НЕ	И–HE	ИЛИ-НЕ	И–HE
Число полупроводниковых областей элемента		10	11	12	22(12)	8
Число <i>р–п</i> -переходов элемента		9	10	11	21(11)	7
Число внутренних соединений		5	3	4	15(4)	1
, ру	Потребляемая мощность	1	4	3	5	2
сто емс мет	Быстродействие	5	3	4	1	2
Ме нима пара	Помехоустойчи- вость	1	2	5	4	3
36	Информационная плотность*	3	4	2	5	1

## Сравнительный анализ схемотехнических базисов транзисторной и переходной схемотехник

Прололжение

Схемотехника, элемент	ан- ая ника	Биполярная транзисторная схемотехника			ная ная ника	
	КМОП-тр зисторн схемотехн	ттл	И²Л	эсл	Биполярі переході схемотехі	
Сумма мест	10	13	14	15	8	
Итоговое место	2	3	4	5	1	

Продолжение

\* Относительные значения параметров: 1— наилучший, ... 5— наихудший параметр.

При составлении таблицы 13.4 учитывались данные, характеризующие работу элементов при выполнении ими одной и той же или сравнимой по сложности функции. Элемент И–НЕ переходной схемотехники не только содержит меньшее число p-n-переходов, чем транзисторные аналоги, но и его математические модели в максимальной степени приспособлены для трехмерной реализации. Так, например, один комплементарный биполярный элемент И–НЕ при использовании семи полупроводниковых слоев различной проводимости на поверхности кристалла занимает площадь двух минимальных полупроводниковых областей (при двух логических входах).

Элементы различных схемотехник сравнивались по числу полупроводниковых областей, p-n-переходов и внутренних соединений (между компонентами). Также проводилось сравнение по мощности, быстродействию, запасам помехоустойчивости, информационной плотности. По ряду показателей биполярная переходная схемотехника значительно превосходит биполярную транзисторную схемотехнику, а по сумме показателей превосходит даже КМОП-транзисторную схемотехнику.

Проблемами переходной схемотехники являются:

- технология изготовления, связанная с созданием многослойных полупроводниковых наноструктур с вертикальной и горизонтальной диэлектрической изоляцией;
- необходимость сложного математического моделирования элементов переходной схемотехники на физическом уровне, особенно в наноразмерном диапазоне.

# 13.3. Проектирование сложных комбинационных схем в переходной схемотехнике

Схемами вентилей в переходной схемотехнике являются их математические (графовые) модели. Такие модели описывают физические связи (переходы) компонентов (материалов), а также управление (воздействие на материальные области в виде, например, напряжений) и назначение (задание некоторым материальным областям функций входа и выхода). Объединение математических моделей вентилей с минимизацией числа полупроводниковых областей и соединений по правилам синтеза комбинационных устройств приводит к синтезу математических моделей функционально-интегрированных комбинационных схем.

На рисунке 13.2 приведен пример синтеза (*a*) и интегральной структуры (*б*) комбинационной схемы И–ИЛИ–НЕ, занимающей на поверхности кристалла площадь, меньшую площади одного транзистора, в то время как транзисторный аналог имеет площадь на порядок больше. Как видно из рассмотренного примера, переходная схемотехника на уровне проектирования комбинационных схем решает проблему соединений биполярных интегральных схем.

На рисунке 13.3 показан пример проектирования в переходной схемотехнике более сложной комбинационной схемы — схемы переноса одноразрядного сумматора в базисе ФИЭ МЭСЛ.

Если интегральная схема состоит из шести слоев, то такое устройство занимает площадь восьми минимальных полупроводниковых областей, что соответствует площади базы 8-эмиттерного биполярного транзистора.



**Рис. 13.2.** Синтез комбинационной схемы, реализующей функцию на основе модели G8.10: *a*) уравнение синтеза, *б*) интегральная структура (пример)



Рис. 13.3. Синтез математической модели схемы переноса одноразрядного сумматора в базисе ФИЭ МЭСЛ: *а*) вентильная схема, *б*) уравнение синтеза, *в*) математическая модель в переходной схемотехнике

# Глава 14 ТРИГГЕРНЫЕ СХЕМЫ

*Триггер* — устройство для хранения (запоминания) одного бита информации (логических нуля или единицы). Также триггер — это элемент памяти с двумя устойчивыми состояниями.

# 14.1. Структурная схема триггера

Большинство триггеров имеют структурную схему, состоящую из

- бистабильной ячейки (БЯ), функцию которой выполняет *RS*-триггер;
- схемы управления, преобразующей входные сигналы триггера во входные сигналы *RS*-триггера (рис. 14.1).



Рис. 14.1. Структура триггера

Обозначения, приведенные на рисунке 14.1:

R — вход, по которому БЯ устанавливается в 0, если R = 1;

S — вход, по которому БЯ устанавливается в 1, если S = 1;

*E*<sub>1</sub> и *E*<sub>2</sub> — информационные входы триггера;

СУ — схема управления;

С — синхровход; используется для реализации блокировки информации на входе устройства:

C = 0 — блокировка информации по входам ( $E_1$  и  $E_2$ );

C = 1 — разрешение на прием входной информации ( $E_1$  и  $E_2$ ).

Выходы триггера: Q — прямой выход,  $\overline{Q}$  — инверсный выход.

## 14.2. Классификации триггеров

Существует несколько классификаций триггеров.

По виду логического управления триггеры отличаются типом управляющих сигналов ( $E_1, E_2, ...$ ) и логическими алгоритмами функционирования. К ним относят: RS-, JK-, D-, T-триггеры и комбинированные триггеры.

Другая классификация триггеров отличается способом записи информации (рис. 14.2).



Рис. 14.2. Классификация триггеров по способу записи информации

Потенциальные триггеры (управляемые уровнем сигналов) делятся на асинхронные и синхронные. Асинхронные триггеры принимают входную информацию, как только она появляется на информационных входах триггера. Синхронные триггеры принимают входную информацию при наличии разрешающего синхросигнала (C = 1). В противном случае (C = 0) информация блокируется на входе и не поступает в триггер.

## 14.3. Комбинированные триггеры

Комбинированный триггер — это триггер, который выполняет функции нескольких триггеров.

В таблице 14.1 представлены двойные комбинации восьми различных типов триггеров (RS, R, S, E, JK, T, D, DV). Объединение функций отмечено знаком «Х».

Примеры комбинированных триггеров: RS/R, RS/S, RS/E, RS/JK, RS/T, RS/D, RS/DV и т. д.

Возможны комбинации двух, трех и более типов триггеров.

Тип триггера	RS	R	S	E	JK	Т	D	DV
RS		Х	Х	Х	Х	Х	Х	Х
R			Х	Х	Х	Х	Х	Х
S				Х	Х	Х	Х	х
E					Х	Х	Х	Х
JK						Х	Х	Х
Т							Х	Х
D								Х
DV								

Комбинации двух типов триггеров

## 14.4. Асинхронные триггеры

## 14.4.1. Бистабильная ячейка, или асинхронный RS-триггер

Триггер — устройство, информация на выходах которого зависит не только от входных информационных сигналов, но и от его предыдущего состояния  $Q^n$ . Для *RS*-триггера общий вид характеристического уравнения имеет вид:

$$Q^{n+1}=f(Q^n, R, S).$$

Чтобы его определить, рассмотрим работу асинхронного *RS*-триггера (рис. 14.3). Она описана в таблице 14.2.

Название триггера составлено из первых букв двух английских слов:

- <u>R</u>eset (сброс, установка в 0);
- <u>S</u>et (установка в 1).



Рис. 14.3. Обозначение асинхронного RS-триггера

Таблица 14.1

Для *RS*-триггера характерны три рабочих комбинации входных сигналов:

- R = S = 0 (хранение информации, если нет запроса ни на установку в 0, ни на установку в 1),  $Q^{n+1} = Q^n$ ;
- R = 0, S = 1 (режим записи 1),  $Q^{n+1} = 1$ ;
- R = 1, S = 0 (режим установки в 0),  $Q^{n+1} = 0$ .

Четвертая комбинация входных сигналов является запрещенной для *RS*-триггера, так как одновременная запись логических нуля и единицы невозможна.

Таблица 14.2

R	S	$Q^n$	<b>Q</b> <sup><i>n</i>+1</sup>	Реж	имы	
0	0	0	0		Хранение	
0	0	1	1	H = 0, S = 0	информации	
0	1	0	1	0ET	Votouopyo p 1	
0	1	1	1	SEI	установка в т	
1	0	0	0	DECET	Votouopyo p 0	
1	0	1	0	RESEI	установка в о	
1	1	0	Х	$D = 1 \cdot C = 1$	Запрещенная	
1	1	1	Х	m - 1, 5 = 1	комбинация	

#### Логика работы RS-триггера

С точки зрения логического проектирования, функция  $Q_{RS}^{n+1}$  имеет три аргумента:  $R, S, Q^n$ . Составим диаграммы Вейча для прямого  $Q_{RS}^{n+1}$  и инверсного  $\overline{Q}_{RS}^{n+1}$  выходов RS-триггера:



На основании этих диаграмм запишем характеристические уравнения *RS*-триггера для прямого и инверсного выходов:

$$Q_{RS}^{n+1} = S + \overline{R}Q^n; \qquad (14.1)$$

$$\overline{Q}_{RS}^{n+1} = R + \overline{S}\overline{Q}^n.$$
(14.2)



Рис. 14.4. Асинхронный *RS*-триггер, управляемый уровнем сигнала: *a*) обозначение, *б*) временные диаграммы

В правой части логического равенства присутствует определяемое — характерный признак для схем памяти. Хотя характеристическим уравнением *RS*-триггера считается уравнение (14.1), для проектирования потребуются оба уравнения (14.1) и (14.2), так как у триггера два выхода: прямой и инверсный.

Возможны различные виды функционирования триггера (рассмотрим это на примере *RS*-триггера).

1) *RS*-триггер — асинхронный, управляемый уровнем информационных сигналов. Диаграммы его работы представлены на рисунке. 14.4.

Начальное условие:  $Q^n = 0$ . Для построения диаграмм используем таблицу 14.2.

2) Синхронный *RS*-триггер (с возможностью блокировки входной информации). Для такого триггера разрешающим фактором приема информации является наличие единичного уровня синхросигнала.

Начальное условие:  $Q^n = 0$ .

Временные диаграммы работы такого триггера приведены на рисунке 14.5.

3) Синхронный *RS*-триггер, управляемый фронтом синхроимпульса. Входная информация такая же, как и в предыдущих случаях. Но разрешение на прием информации имеет место только при наличии положительных фронтов синхроимпульса. Реакция триггера на одну и ту же информацию будет иной (рис. 14.6).

Основой большинства других триггеров является *RS*-триггер. Рассмотрим его различные модификации.



**Рис. 14.5.** Синхронный *RS*-триггер, управляемый уровнем синхросигнала: *a*) обозначение, *б*) временные диаграммы



Рис. 14.6. Синхронный *RS*-триггер, управляемый положительным фронтом синхросигнала: *a*) обозначение, *б*) временные диаграммы

## 14.4.2. Модификации RS-триггера

*R***-триггер.** *R*-триггер (рис. 14.7) отличается от *RS*-триггера тем, что при наличии запрещенной комбинации на входе триггер устанавливается в 0 (табл. 14.3).



Рис. 14.7. Обозначение *R*-триггера

Таблица 14.3

Логика работы *R*-триггера

R <sub>R</sub>	S <sub>R</sub>	<b>Q</b> <sup>n</sup>	<b>Q</b> <sup><i>n</i>+1</sup>
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

Диаграммы Вейча для прямого и инверсного выходов *R*-триггера:



Характеристические уравнения *R*-триггера для прямого (14.3) и инверсного (14.4) выходов:

$$Q_R^{n+1} = S\overline{R} + \overline{R}Q^n = \overline{R}(S + Q^n); \qquad (14.3)$$

$$\overline{Q}_{R}^{n+1} = R + \overline{S} \overline{Q}^{n} .$$
(14.4)

S-триггер. S-триггер (рис. 14.8) отличается от *RS*-триггера тем, что при наличии запрещенной комбинации на входе триггер устанавливается в единицу (табл. 14.4).



Рис. 14.8. Обозначение S-триггера

Таблица 14.4

<b>R</b> <sub>R</sub>	Ss	$Q^n$	<b>Q</b> <sup><i>n</i>+1</sup>
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Логика работы S-триггера

Диаграммы Вейча для прямого и инверсного выходов S-триггера:



Характеристические уравнения *S*-триггера для прямого (14.5) и инверсного (14.6) выходов:

$$Q_S^{n+1} = S + \overline{R}Q^n; \qquad (14.5)$$

$$\overline{Q}_{S}^{n+1} = R\overline{S} + \overline{S}\overline{Q}^{n} = \overline{S}(R + \overline{Q}^{n}).$$
(14.6)

*Е*-триггер. *Е*-триггер (рис. 14.9) отличается от *RS*-триггера тем, что при наличии запрещенной комбинации он сохраняет свое состояние (табл. 14.5).



Рис. 14.9. Обозначение Е-триггера

Таблица 14.5

R <sub>E</sub>	SE	<b>Q</b> <sup>n</sup>	<b>Q</b> <sup><i>n</i>+1</sup>
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

#### Логика работы Е-триггера

Диаграммы Вейча для прямого и инверсного выходов Е-триггера:



Характеристические уравнения *E*-триггера для прямого (14.7) и инверсного (14.8) выходов:

$$Q_E^{n+1} = SQ^n + S\overline{R} + \overline{R}Q^n; \qquad (14.7)$$

$$\overline{Q}_{E}^{n+1} = R\overline{Q}^{n} + \overline{S}R + \overline{S}\overline{Q}^{n}.$$
(14.8)

## 14.4.3. Универсальный ЈК-триггер

*JK*-триггер (рис. 14.10) отличается от *RS*-триггера тем, что при наличии запрещенной комбинации состояние триггера инвертируется (табл. 14.6).



Рис. 14.10. Обозначение ЈК-триггера

Таблица 14.6

Логика работы ЈК-тригге	pa
-------------------------	----

----

J	К	<b>Q</b> <sup>n</sup>	<b>Q</b> <sup><i>n</i>+1</sup>
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Диаграммы Вейча для прямого и инверсного выходов *JK*-триггера:



Характеристические уравнения *JK*-триггера для прямого (14.9) и инверсного (14.10) выходов:

$$Q_{JK}^{n+1} = J\overline{Q}^n + \overline{K}Q^n; \qquad (14.9)$$

$$\overline{Q}_{JK}^{n+1} = KQ^n + \overline{J}\overline{Q}^n.$$
(14.10)

Универсальным триггер делает присутствие в характеристических уравнениях  $Q^n$  и  $\overline{Q}^n$ .

## 14.4.4. Т-триггер

*T*-триггер (рис. 14.11) меняет состояние на противоположное при поступлении сигнала на счетный вход (табл. 14.7).



Рис. 14.11. Обозначение Т-триггера

Таблица 14.7

Логика работы Т-триггера

Τ	$Q^n$	<b>Q</b> <sup>n+1</sup>	$\overline{\boldsymbol{Q}}^{n+1}$
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

Характеристические уравнения *Т*-триггера для прямого (14.11) и инверсного (14.12) выходов имеют вид:

$$Q_T^{n+1} = T\overline{Q}^n + \overline{T}Q^n; \qquad (14.11)$$

$$\overline{Q}_{JK}^{n+1} = TQ^n + \overline{T}\overline{Q}^n.$$
(14.12)

## 14.4.5. *D*-триггер

*D*-триггер (рис. 14.12) записывает то, что приходит на вход (табл. 14.8).



Рис. 14.12. Обозначение D-триггера

Таблица 14.8

Логика работы *D*-триггера

D	$Q^n$	<b>Q</b> <sup>n+1</sup>	$\overline{Q}^{n+1}$
0	0	0	1
0	1	0	0
1	0	1	0
1	1	1	0

Характеристические уравнения *D*-триггера для прямого (14.13) и инверсного (14.14) выходов имеют вид:

$$Q_D^{n+1} = D; (14.13)$$

$$\overline{Q}_D^{n+1} = \overline{D} \,. \tag{14.14}$$

### 14.4.6. *DV*-триггер

Если управляющий сигнал V = 0, то *DV*-триггер (рис. 14.13) хранит информацию; если V = 1, то *DV*-триггер работает как *D*-триггер (табл. 14.9).



Рис. 14.13. Обозначение DV-триггера

Таблица 14.9

V	D	<b>Q</b> <sup>n</sup>	<b>Q</b> <sup><i>n</i>+1</sup>
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

## Логика работы DV-триггера

Диаграммы Вейча для прямого и инверсного выходов DV-триггера:



Характеристические уравнения *DV*-триггера для прямого (14.15) и инверсного (14.16) выходов:

$$Q_{DV}^{n+1} = DV + \overline{V}Q^n; \qquad (14.15)$$

$$\overline{Q}_{DV}^{n+1} = \overline{D}V + \overline{V}\overline{Q}^{n}.$$
(14.16)

## 14.5. Методы проектирования триггеров

Рассмотрим основные методы проектирования триггеров:

- метод проектирования с использованием *RS*-триггера;
- метод преобразования характеристического уравнения;
- метод сравнения характеристических уравнений;
- метод проектирования по характеристическому уравнению.

## 14.5.1. Проектирование триггеров на основе RS-триггера

Рассмотрим этот метод на примере проектирования модификаций *RS*-триггера, а именно: *R*-, *S*- и *E*-триггеров.

**Проектирование** *R***-триггера на основе** *RS***-триггера**. При проектировании триггеров на основе *RS*-триггера (рис. 14.14) необходимо спроектировать схему управления.

Для R-триггера:  $R_R$  и  $S_R$  — входы схемы управления, R и S — выходы схемы управления и входы RS-триггера.



Рис. 14.14. Исходная схема для проектирования *R*-триггера

По определению, R-триггер при наличии запрещенной комбинации должен установиться в 0, а для RS-триггера — это режим установки в 0: R = 1; S = 0 (табл. 14.10).

Таблица 14.10

<b>R</b> <sub>R</sub>	S <sub>R</sub>	R	S
0	0	0	0
0	1	0	1
1	0	1	0
1	1	1	0

#### Логика работы для схемы управления *R*-триггера

**Проектирование** S-триггера на основе RS-триггера. Для S-триггера:  $R_S$  и  $S_S$  — входы схемы управления, R и S — выходы схемы управления и входы RS-триггера.

По определению, S-триггер при наличии запрещенной комбинации должен установиться в 1, а для RS-триггера — это режим установки в 1: R = 0; S = 1 (табл. 14.11).

Таблица 14.11

Логика работы для схемы управления S-триггера

<b>R</b> <sub>R</sub>	<b>S</b> <sub>R</sub>	R	S
0	0	0	0
0	1	0	1
1	0	1	0
1	1	0	1

Уравнения выхода схемы управления для S-триггера:

$$R = R_S S_S; \tag{14.17}$$

$$S = S_S \tag{14.18}$$

должны быть преобразованы к конкретному схемотехническому базису.

Проектирование *E*-триггера на основе *RS*-триггера. Для *E*-триггера:  $R_E$  и  $S_E$  — входы схемы управления, R и S — выходы схемы управления и входы *RS*-триггера.

По определению, E-триггер при наличии запрещенной комбинации должен сохранять свое состояние, а для RS-триггера — это режим хранения информации: R = 0; S = 0 (табл. 14.12).

#### Таблица 14.12

Логика работы для схемы управления Е-триггера

R <sub>E</sub>	SE	R	S
0	0	0	0
0	1	0	1
1	0	1	0
1	1	0	0

Уравнения выхода схемы управления для *Е*-триггера:

$$R = R_E \overline{S}_E;$$
  

$$S = \overline{R}_E S_E.$$
(14.19)

должны быть преобразованы к конкретному схемотехническому базису.

## 14.5.2. Метод преобразования характеристических уравнений

**Проектирование** *JK*-триггера на основе *RS*-триггера. Спроектируем *JK*-триггер методом преобразования характеристического уравнения *RS*-триггера в характеристическое уравнение *JK*-триггера.

Вместо простых аргументов R и S в характеристическое уравнение RS-триггера подставим функции

$$S = J\overline{Q}^{n}; R = KQ^{n}.$$
(14.20)

Это соответствует тому, что ко входам *RS*-триггера будут подключены конъюнктуры по схеме, представленной на рисунке 14.15.

Тогда характеристическое уравнение *RS*-триггера превратится в характеристическое уравнение *JK*-триггера:

$$Q_{RS}^{n+1} = S + \overline{R}Q^n = J\overline{Q}^n + \overline{KQ^n} Q^n = J\overline{Q}^n + (\overline{K} + \overline{Q}^n)Q^n =$$

$$= J\overline{Q}^n + \overline{K}Q^n = Q_{JK}^{n+1}$$
(14.21)

Равенство начального и конечного уравнений в (14.21) говорит о том, что схема, изображенная на рисунке 14.15, является логической схемой *JK*-триггера.



Рис. 14.15. ЈК-триггер на основе RS-триггера

Замечание. Для проектирования *JK*-триггера согласно рисунку 14.15 в различных схемотехнических базисах к схеме с конъюнкторами необходимо применять алгоритмы проектирования в конкретных схемотехнических базисах.

#### 14.5.3. Метод сравнения характеристических уравнений

Существуют универсальные триггеры, на базе которых можно проектировать другие триггеры. Универсальными являются JK- и DV-триггеры. Спроектируем на базе универсального JK-триггера другие триггеры.

**RS-триггер на базе JK-триггера.** Функция RS-триггера выполняется простым ограничением на сигналы: JK = 0. Запрещенной комбинацией является комбинация [J = 1 и K = 1], и конъюнкция JK в этом случае равна 1.

Если на синхровход JK-триггера подавать функцию  $C^* = C \overline{JK}$ , то при наличии комбинации [J = 1; K = 1] синхросигнал всегда будет нулевым:  $C^* = 0$ , то есть схема JK-триггера будет заблокирована по входу и комбинация [J = 1; K = 1] не будет приниматься триггером. А это и есть функция RS-триггера.

**Т-триггер на базе ЈК-триггера.** Триггеры равны, если равны их характеристические уравнения.

Сравним характеристические уравнения ЈК- и Т-триггеров:

$$egin{aligned} Q_{JK}^{n+1} = J \overline{Q}^n + \overline{K} Q^n; \ Q_T^{n+1} = T \overline{Q}^n + \overline{T} Q^n. \end{aligned}$$

Характеристические уравнения равны при условии J = T и K = T.

*JK*-триггер с объединенными входами становится *T*-триггером (рис. 14.16).



Рис. 14.16. Реализация Т-триггера на базе ЈК-триггера

**D-триггер на базе** *JK***-триггера.** Теперь сравним характеристические уравнения *JK*- и *D*-триггеров. Правые части их характеристических уравнений можно уравнять, если умножить *D* на логическую единицу:

$$egin{aligned} Q_{JK}^{n+1} = J \overline{Q}^n + \overline{K} Q^n; \ Q_D^{n+1} = D. \end{aligned}$$

Если считать, что  $\overline{Q}^n + Q^n = 1$ , то получим уравнение, состоящее из двух конъюнкций:

$$Q_D^{n+1} = D \cdot 1 = D(\overline{Q}^n + Q^n) = D\overline{Q}^n + DQ^n.$$

Правые части уравнений двух триггеров будут равны при условии J = D и  $K = \overline{D}$ .

Если на вход K подается сигнал, противоположный тому, что поступает на вход J, тогда JK-триггер будет выполнять функцию D-триггера (рис. 14.17).



Рис. 14.17. Реализация *D*-триггера на базе *JK*-триггера

**Т-триггер на базе** *DV***-триггера.** Для реализации *Т*-триггера на базе *DV*-триггера нужно определить условия, при которых станут равными их характеристические уравнения:

$$Q_{DV}^{n+1} = DV + \overline{V}Q^{n};$$
$$Q_{T}^{n+1} = \overline{Q}^{n}T + \overline{T}Q^{n}.$$

Характеристические уравнения равны, если V=T и  $D=\overline{Q}^n$ .

Схема *Т*-триггера на *DV*-триггере выглядит так, как показано на рисунке 14.18.



Рис. 14.18. Реализация *Т*-триггера на базе DV-триггера

Глава 14. Триггерные схемы

*D***-триггер на базе** *DV***-триггера.** Сравним характеристические уравнения *D*- и *DV*-триггеров.

$$egin{aligned} Q_{DV}^{n+1} &= DV + \overline{V}Q^n \ ; \ Q_D^{n+1} &= D \ . \end{aligned}$$

Правые части уравнений равны, если V = 1.

В этом случае вторая конъюнкция первого уравнения превращается в 0:

$$V\overline{Q}^n = 0$$

Схема реализации *D*-триггера на базе *DV*-триггера изображена на рисунке 14.19.



Рис. 14.19. Реализация *D*-триггера на базе *DV*-триггера

## 14.5.4. Метод проектирования триггеров по характеристическим уравнениям

Проектирование *RS*-триггера по характеристическому уравнению в различных схемотехнических базисах. Так как из многоместных логических операций при проектировании используют дизъюнкцию и конъюнкцию, а управление возможно как по входам, так и по выходам, то существуют четыре типа бистабильных ячеек (БЯ):

- дизъюнктивная бистабильная ячейка с управлением по входам (ДБЯ<sub>вх</sub>);
- дизъюнктивная бистабильная ячейка с управлением по выходам (ДБЯ<sub>вых</sub>);
- конъюнктивная бистабильная ячейка с управлением по входам (КБЯ<sub>вх</sub>);
- конъюнктивная бистабильная ячейка с управлением по выходам (КБЯ<sub>вых</sub>).

Все они соответствуют различным схемотехническим базисам. Рассмотрим возможности их проектирования.

Дизъюнктивная бистабильная ячейка с управлением по входам (ДБЯ<sub>вх</sub>). Идеальный триггер представляет собой симметричную схему. Длина маршрута прохождения сигнала должна быть одинаковой для

обоих выходов (прямого и инверсного). При вентильном проектировании длина маршрута определяется количеством одинаковых вентилей.

Чтобы вывести характеристические уравнения для прямого и инверсного выходов бистабильной ячейки, воспользуемся таблицей работы *RS*-триггера (табл. 14.13).

Таблица 14.13

R	S	$Q^n$	<b>Q</b> <sup>n+1</sup>	$\overline{\mathbf{Q}}^{n+1}$
0	0	0	0	1
0	0	1	1	0
0	1	0	1	0
0	1	1	1	0
1	0	0	0	1
1	0	1	0	1
1	1	0	х	х
1	1	1	х	Х

#### Логика работы асинхронного RS-триггера

#### На основании диаграмм Вейча:



Запишем характеристические уравнения для  $Q_{\scriptscriptstyle RS}^{^{n+1}}$  и  $\overline{Q}_{\scriptscriptstyle RS}^{^{n+1}}$  в МДН $\Phi$  :

$$Q_{RS}^{n+1} = S + \overline{R}Q^{n};$$
  
 $\overline{Q}_{RS}^{n+1} = R + \overline{S}\overline{Q}^{n}.$ 

Далее в соответствии с известными алгоритмами приведем систему уравнений к логическому базису ИЛИ–НЕ. Проведем проектирование, например для схемотехнического базиса ЭСЛ:

$$\overline{Q}_{RS}^{n+1} = \overline{S} + \overline{\overline{R}}Q^n = S + \overline{R} + \overline{\overline{Q}^n};$$
$$\overline{\overline{Q}}_{RS}^{n+1} = Q_{RS}^{n+1} = \overline{R} + \overline{\overline{S}}\overline{\overline{Q}}^n = \overline{R} + \overline{\overline{S} + Q^n}.$$
По этим уравнениям строится схема *RS*-триггера (БЯ) в базисе ИЛИ-НЕ (рис. 14.20).

Проанализируем быстродействие (ДБЯ<sub>вх</sub>).

Пусть начальное состояние триггера равно 0 ( $Q^n = 0$ ).

В момент времени  $t_1$  на вход S поступает 1.

На входах второго вентиля — комбинации 0 и 1.

На выходе второго вентиля, то есть на инверсном выходе ДБЯ<sub>вх</sub>, через задержку т образуется логический ноль.

Этот ноль поступает на вход первого вентиля, на входах которого комбинация 01 переходит в комбинацию 00, что приводит к срабатыванию вентиля, и на его выходе еще через одну задержку формируется логическая единица. Выход первого вентиля есть прямой выход ДБЯ<sub>вх</sub>.

Таким образом, срабатывание триггера по обоим выходам происходит через 2т, где т — задержка вентиля.



**Рис. 14.20.** ДБЯ с управлением по входам: *а*) вентильная схема в базисе ИЛИ–НЕ, б) временные диаграммы

Дизъюнктивная бистабильная ячейка с управлением по выходам (ДБЯ<sub>вых</sub>). Преобразовав уравнения *RS*-триггера к логическому базису ИЛИ-НЕ-М<sub>или</sub>, мы получим следующие уравнения:

$$egin{aligned} Q^{n+1}_{RS} &= S + \overline{R} Q^n = S + \overline{R + \overline{Q}^n} \ ; \ \overline{Q}^{n+1}_{RS} &= R + \overline{S} \overline{Q}^n = R + \overline{S + Q^n} \ . \end{aligned}$$



**Рис. 14.21.** ДБЯ с управлением по выходам: *а*) вентильная схема, *б*) временные диаграммы

По ним строится схема ДБЯ<sub>вых</sub>, изображенная на рисунке 14.21, *а* (например схемотехнический базис ЭСЛ с монтажным ИЛИ).

В этой схеме информационный сигнал сразу поступает на выход вентиля, и изменение состояния происходит с нулевой задержкой (график Q(t) на рис. 14.21,  $\delta$ ). Сразу же измененный сигнал S приходит на вход второго вентиля, на выходе которого состояние изменится через время, равное задержке соответствующего вентиля.

Задержка ДБЯ<sub>вых</sub> равна одной задержке вентиля т.

Конъюнктивная бистабильная ячейка с управлением по входам (КБЯ<sub>вх</sub>). Преобразовав уравнения *RS*-триггера к логическому базису И–НЕ (ТТЛ, ТТЛШ, МОП<sub>И–НЕ</sub>, КМОП<sub>И–НЕ</sub> и т. д.), мы получим следующие уравнения:

$$Q_{RS}^{n+1} = \overline{S} + \overline{R}Q^{n} = \overline{S} \cdot \overline{\overline{R}}Q^{n};$$
$$\overline{Q}_{RS}^{n+1} = \overline{\overline{R} + \overline{S}\overline{Q}^{n}} = \overline{\overline{R} \cdot \overline{\overline{S}\overline{Q}^{n}}}$$

и соответствующую этим уравнениям схему (рис. 14.22).

Задержка такого триггера равна двум задержкам вентилей, из которых состоит схема. Входные сигналы — инверсные.



Рис. 14.22. КБЯ с управлением по входам

Конъюнктивная бистабильная ячейка с управлением по выходам (КБЯ<sub>вых</sub>). Уравнения *RS*-триггера, преобразованные к логическому базису НЕ–И, соответствующему схемотехническому базису И<sup>2</sup>Л НЕ–М<sub>И</sub>, имеют вид:

$$\overline{Q}_{RS}^{n+1} = \overline{S + \overline{R}Q^n} = \overline{S} \ \overline{\overline{R}Q^n} ;$$
$$Q_{RS}^{n+1} = \overline{R + \overline{S}\overline{Q}^n} = \overline{R} \cdot \overline{\overline{S}\overline{Q}^n} .$$

Соответствующая им схема выглядит так, как показано на рисунке 14.23.



Рис. 14.23. КБЯ с управлением по выходам

Задержка такого триггера равна одной задержке вентиля. Входные сигналы — инверсные.

# 14.6. Синхронные триггеры

Синхронным триггером называется такой триггер, который принимает входную информацию при наличии разрешающего сигнала и хранит ее в его отсутствие ( $Q^{n+1} = Q^n$  при C = 0).

Работа синхронного RS-триггера описана в таблице 14.14.

#### Таблица 14.14

С	R	S	<b>Q</b> <sup>n</sup>	<b>Q</b> <sup>n+1</sup>	$\overline{\mathbf{Q}}^{n+1}$
0	0	0	0	0	1
0	0	0	1	1	0
0	0	1	0	0	1
0	0	1	1	1	0
0	1	0	0	0	1
0	1	0	1	1	0
0	1	1	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	0	1	0	1
1	1	1	0	1	0
1	1	1	1	0	1

## Работа синхронного RS-триггера

Для синхронного *RS*-триггера в базисе ИЛИ–НЕ входными сигналами БЯ (асинхронного *RS*-триггера) будут:

$$R_a = CR = \overline{\overline{C} + \overline{R}};$$
$$S_a = CS = \overline{\overline{C} + \overline{S}}.$$

Поэтому входные сигналы синхронного триггера в базисе ИЛИ–НЕ будут инверсными (рис. 14.24).

Для синхронного *RS*-триггера в базисе И–НЕ входными сигналами бистабильной ячейки (асинхронного *RS*-триггера) будут:

$$\overline{R}_{a}=\overline{CR}$$
 ;  
 $\overline{S}_{a}=\overline{CS}$  ;

а входные сигналы синхронного триггера в базисе И–НЕ, подаваемые на схему управления, будут прямыми (рис. 14.25).



Рис. 14.24. Синхронный *RS*-триггер в базисе ИЛИ-НЕ (ЭСЛ, МОП<sub>ИЛИ-НЕ</sub>, КМОП<sub>ИЛИ-НЕ</sub>)



Рис. 14.25. Синхронный *RS*-триггер в базисе И–НЕ (ТТЛ, МОП<sub>И-НЕ</sub>, КМОП<sub>И-НЕ</sub>)

# 14.7. Проектирование триггеров на МОП-транзисторах и КМОП-парах транзисторов

Если необходимо спроектировать триггеры на МОП-транзисторах или КМОП-парах, то, как известно, нужно получить в качестве характеристических уравнений функции, имеющие только общие инверсии, а также сумму конъюнкций или конъюнкцию дизъюнкций прямых и инверсных аргументов.

Если у обычных характеристических уравнений в минимальной дизъюнктивной (или конъюнктивной) форме взять инверсию левой и правой частей, то мы получим уравнения для реализации в МОП-транзисторной схемотехнике, например:

$$\overline{Q}_{RS}^{n+1} = CS + \overline{CR}Q^n = CS + \overline{C}Q^n + \overline{R}Q^n ;$$

$$\overline{\overline{Q}}_{RS_c}^{n+1} = Q_{RS_c}^{n+1} = \overline{CR + \overline{C}\overline{S}\overline{Q}^n} = \overline{CR + \overline{C}Q^n + \overline{S}Q^n}$$

Используя принципы построения транзисторных МОП-схем, легко построить синхронный *RS*-триггер на МОП-транзисторах или КМОП-парах.

# 14.8. Проектирование комбинированных триггеров

Комбинированный триггер — это триггер, который может выполнять функции нескольких триггеров.

Могут быть комбинированные триггеры, выполняющие функции не двух, а трех, четырех и более триггеров. В соответствии с количеством функций потребуется различное число управляющих сигналов (X).

Пример. Спроектируем JK/T-триггер, то есть триггер, который при одних условиях (X = 0) работает как JK-триггер, а при других (X = 1) — как T-триггер (рис. 14.26).



Рис. 14.26. Обозначение ЈК/Т-триггера

Нарисуем «черный ящик» (схема пока не известна) и опишем его входы, выходы и функционирование.

Если это триггер, то у него есть прямой и инверсный выходы.

Если триггер выполняет функции двух триггеров (*JK* и *T*), то должен быть один управляющий вход (так как слово из одного разряда *X* имеет два значения 0 и 1 — столько же, сколько триггерных функций). Если нужно будет выбирать из трех триггеров, то управляющих входов будет два.

Также должны быть информационные входы. Нет смысла делать отдельные информационные входы для каждой триггерной функции, так как в каждый определенный момент времени комбинированный триггер выполняет функцию только одного триггера.

Таблица 14.15

X	J(T)	к	<b>Q</b> <sup>n</sup>	<b>Q</b> <sup>n+1</sup>	$\overline{\mathbf{Q}}^{n+1}$	
0	0	0	0	0	1	
0	0	0	1	1	0	
0	0	1	0	0	1	три
0	0	1	1	0	1	ج ۲
0	1	0	0	1	0	
0	1	0	1	1	0	
0	1	1	0	1	0	
0	1	1	1	0	1	]
1	0	0	0	0	1	
1	0	0	1	1	0	Lep
1	0	1	0	0	1	риг
1	0	1	1	1	0	1
1	1	0	0	1	0	
1	1	0	1	0	1	
1	1	1	0	1	0	
1	1	1	1	0	1	

#### Логика работы ЈК/Т-триггера

Поэтому целесообразно использовать любой вход, как вход многих триггеров, например в нашем случае — вход J(T). Это делается для минимизации количества входов комбинированного триггера и упрощения его схемы.

После задания входов и выходов комбинированного триггера составляется таблица его работы (табл. 14.15). Если первый (первые) столбец (столбцы) будет (будут) соответствовать управляющему (управляющим) сигналу (сигналам), то в случае двух триггерных функций таблица условно разбивается на две подтаблицы. Если нужно будет реализовать больше функций, то и подтаблиц будет больше. На основании таблицы работы составляются характеристические уравнения, которые после обработки разными алгоритмами реализуются в некоторых схемотехнических базисах.

# 14.9. Многотактные триггеры

Многотактный триггер состоит из m однотактных триггеров (рис. 14.27). Сначала информация  $x_1, x_2, \dots x_k$  поступает в триггер  $T_1$ , затем из триггера  $T_1$  в  $T_2$ , из  $T_2$  — в  $T_3$  и так далее ...



Рис. 14.27. Структура многотактного триггера

На *m*-такте информация дойдет до *m*-го триггера. Информация, переходя от триггера к триггеру, будет сохраняться в каждом из них до прихода новой информации.

### 14.9.1. Двухтактные триггеры

Двухтактный триггер состоит из двух частей — ступеней (рис. 14.28):

- ведущего триггера (I ступень);
- ведомого триггера (II ступень).

На синхровход триггера II ступени синхросигнал подается через инвертор. Если C = 1, то разрешен прием информации для триггера  $T_1$  и запрещен для триггера  $T_2$ . Информация записывается в I ступень двухступенчатого триггера.



Если C = 0, то заблокирован по входу триггер  $T_1$ . При  $\overline{C} = 1$  разрешена запись во II ступень двухступенчатого триггера (рис. 14.29).

Рассмотрим конкретную реализацию двухтактных триггеров.

**Двухтактный** *RS*-триггер в базисе И–НЕ. Асинхронный *RS*-триггер в базисе И–НЕ имеет инверсные входы (рис. 14.30). На входах схемы управления входы уже прямые.

Схему можно реализовать в ТТЛ, ТТЛШ, МОП<sub>И-НЕ</sub>, КМОП<sub>И-НЕ</sub>, БиКМОП<sub>И-НЕ</sub> и в любом схемотехническом базисе, имеющем вентиль И–НЕ.

Вентильная реализация двухтактного *RS*-триггера (рис. 14.30) представлена на рисунке 14.31.

На первый взгляд здесь максимум четыре уровня прохождения сигнала (1, 4, 6, 8; 2, 5, 7, 9). Еще имеются бистабильные ячейки с управле-



Рис. 14.30. Двухтактный RS-триггер в базисе И-НЕ



Рис. 14.31. Вентильная схема двухтактного RS-триггера в базисе И-НЕ

нием по входам с двойной задержкой, из-за которых число уровней прохождения сигнала увеличивается от 5 до 6 (1, 4, 5, 7, 9; 1, 4, 5, 7, 9, 8).

Задержка такого триггера пропорциональна максимальному количеству уровней прохождения сигнала со входа на выход. Она равна 6т, где т — задержка вентиля.

Двухтактный *JK*-триггер в базисе *И*-НЕ. На рисунке 14.15 показано, что *RS*-триггер можно перевести в *JK*-триггер, если на входы *RS*-триггера подавать следующие сложные сигналы:

$$S = J\overline{Q}^{n};$$
  
 $R = KQ^{n}.$ 

Учитывая тот факт, что в логическом базисе И–НЕ конъюнкция осуществляется на входах вентилей И–НЕ, добавив только обратные связи с



Рис. 14.32. Вентильная схема двухтактного ЈК-триггера в базисе И–НЕ

выходов двухтактного *RS*-триггера на входы 1 и 2 вентилей И–НЕ, мы получим двухтактный *JK*-триггер в базисе И–НЕ (рис. 14.32).

Задания. Постройте математические модели в переходной схемотехнике всех рассмотренных триггеров и их вариантов и реализуйте модели в следующих технологиях: эпитаксиально-планарной, с локальной эпитаксией, 3D технологии.

Постройте временные диаграммы для каждого выхода вентиля вентильной схемы двухтактного *RS*-триггера в базисе И–НЕ (рис. 14.31).

Постройте временные диаграммы для каждого выхода вентиля вентильной схемы двухтактного *JK*-триггера в базисе И–НЕ (рис. 14.32).

# 14.10. Триггеры в переходной схемотехнике

# 14.10.1. Модели бистабильных ячеек в переходной биполярной схемотехнике

Основой всех триггерных устройств является БЯ, она же *RS*-триггер. В предыдущих параграфах были выведены логические уравнения и построены вентильные (логические) схемы для четырех типов БЯ. Рассмотрим их применительно к переходной схемотехнике.

Биполярная ДБЯ<sub>вх</sub> (первый вариант). Уравнение синтеза ДБЯ<sub>вх</sub> показано на рисунке 14.33. Вентили логической схемы заменены переходными аналогами. В качестве переходных аналогов вентилей ИЛИ–НЕ на два входа выбраны модели НСТЛ с инжекционным питанием. Штриховые линии означают необходимость единого для соединяемых ими областей потенциала (функции).

При физической реализации они соответствуют областям, обеспечивающим это равенство (токопроводящие области: металл, поликремний и т. д.).

ДБЯ<sub>вх</sub> в переходной схемотехнике НСТЛ с инжекционным питанием содержит 8 полупроводниковых областей, 9 переходов и 2 внутренних соединения.



Рис. 14.33. Уравнение синтеза ДБЯ<sub>вх</sub> в переходной схемотехнике

Биполярная БЯ<sub>вх</sub> (второй вариант). Если в качестве вентиля для схемы ДБЯ<sub>вх</sub> взять обычный инвертор с резистором в коллекторной цепи, а функцию ИЛИ организовать за счет второго эмиттера, то получим транзисторный аналог ДБЯ<sub>вх</sub> — такой, как показан на рисунке 14.34. Уравнение синтеза для него в переходной схемотехнике имеет вид, представленный на рисунке 14.35.



Рис. 14.34. ДБЯ<sub>вх</sub> (второй вариант) в транзисторной схемотехнике: *a*) принципиальная схема в транзисторной схемотехнике, *б*) топология для эпитаксиально-планарной технологии

Модель триггера представляет собой шестиугольник, напоминающий бензольное кольцо. Дугами отмечены возникающие при объединении паразитные транзисторы, которые должны быть учтены при дальнейшей структурной реализации запоминающей ячейки.



Рис. 14.35. Уравнение ДБЯ<sub>вх</sub> (второй вариант) в переходной схемотехнике



Рис. 14.36. RS-триггер (БЯ) в переходной схемотехнике: a) структура, б) топология

Для создания запоминающей ячейки в транзисторной схемотехнике требуется 12 полупроводниковых областей, 11 p-n-переходов и 10 соединений. Если резисторы заменить диодами (p-n-переходами), то при использовании функциональной интеграции, описанной уравнением синтеза в переходной схемотехнике (рис. 14.35), получим математическую модель бистабильной ячейки, имеющую циклическую структуру, 8 полупроводниковых областей, 8 p-n-переходов и 2 внутренних соединения.

Структура такой ячейки изображена на рисунке 14.36, *a*, топология — на рисунке 14.36, *б*. Для технологической реализации требуются 4 полупроводниковых слоя и вертикальная диэлектрическая изоляция.

Площадь топологии такой ячейки в несколько раз меньше, чем у транзисторного аналога, и определяется фактически площадью металлизации шин управления (вход, выход, *X*).

Реализуем данный вариант *RS*-триггера в известной технологии. Для определения его работоспособности проведем компьютерное моделирование физических и электрических параметров структуры с минимальным топологическим шагом, равным 10 нм.

# 14.11. Компьютерное моделирование наноструктуры *RS*-триггера со структурной формулой, приведенной на рисунке 14.37, *а*

Из 4<sup>8</sup> возможных пространственных структур *RS*-триггера (N = 8) рассмотрим структуру не с горизонтальным, а вертикальным строением биполярных транзисторов:  $n_2-p_4-n_6$ ,  $n_2-p_4-n_8$ ,  $n_3-p_5-n_7$ ,  $n_3-p_5-n_8$ (рис. 14.37, *a*). В качестве подложки выберем область  $p_1$ , на которую будет подаваться напряжение питания *E* (рис. 11.8). Структурная формула такого варианта представлена на рисунке 14.37, *a*. 3D Структура вертикального *RS*-триггера (БЯ) показана на рисунке 14.37, *б*. На



**Рис. 14.37.** Вертикальная 3D наноструктура *RS*-триггера (БЯ): *a*) структурная формула, *б*) структура, *в*) расчетная сетка

рисунке 14.37, *в* показана расчетная сетка наноструктуры вертикального *RS*-триггера (БЯ) со структурной формулой, представленной на рисунке 14.37, *a*.

Компьютерное моделирование этой наноструктуры проводилось со следующими ограничениями:

• минимальный топологический размер — 10 нм;

• толщина баз *n*-*p*-*n*-транзисторных структур — 5 нм.

При просмотре результатов моделирования система обозначений контактов следующая: входной контакт (вх — in), выходной контакт (вых — out), шина нулевого потенциала [*X* — Gnd (шина «земля»)].

Наноструктура выполняет функции записи логического нуля и единицы (рис. 14.39, *a*, *б*), функцию хранения информации (если на *X* подавать напряжения логического нуля).

На рисунке 14.38 показаны результаты компьютерного моделирования статических параметров наноструктуры *RS*-триггера (БЯ) со



**Рис. 14.38.** Результаты компьютерного моделирования статических параметров наноструктуры *RS*-триггера (БЯ) со структурной формулой, представленной на рисунке 14.37, *a*: *a*) напряжение на выходе 1, *б*) напряжение на выходе 2, *в*) общий ток в области *n*<sub>6</sub> (входной ток 1), *г*) общий ток в области *n*<sub>7</sub> (входной ток 2), *д*) общий ток в подложке *p*<sub>1</sub>, *e*) общий ток в шине *X* (c\_E2)

структурной формулой, приведенной выше: *a*) напряжение на выходе 1,  $\delta$ ) напряжение на выходе 2, *в*) общий ток в области  $n_6$  (входной ток 1), *г*) общий ток в области  $n_7$  (входной ток 2),  $\partial$ ) общий ток в подложке  $p_1$ , *е*) общий ток в шине X (c\_E2).

Из моделирования статики видно, что выход 1 является дублирующим, а выход 2 — инвертирующим, то есть если принять вход 1 за S (вход записи логической единицы — высокого уровня при положительной логики), то выход 1 соответствует выходу Q, определяющему состояние триггера (S = 1, Q = 1), а выход 2 — инверсному состоянию Q, то есть  $\overline{Q}$ .

На риунке 14.39 приведены результаты моделирования динамики для 3D наноструктуры *RS*-триггера (БЯ) со структурной формулой, изображенной на рисунке 14.37, *a*: *a*) напряжение на выходе 1 (от времени), *б*) напряжение на выходе 2 (от времени).



**Рис. 14.39.** Результаты моделирования динамики для 3D наноструктуры *RS*-триггера (бистабильной ячейки) со структурной формулой, представленной на рисунке 14.37, *a*: *a*) напряжение на выходе 1 (от времени), *б*) напряжение на выходе 2 (от времени)

Фронты входных сигналов равны 10 пс, вершина входного импульса составляет 60 пс. Из графиков видно, что задержка наноструктуры с вышеуказанными параметрами составляет примерно 40–50 пс.

На цветных вкладках (рис. 14.40 и 14.41) представлены результаты моделирования для наноструктуры вертикального *RS*-триггера (БЯ) со структурной формулой, приведенной на рисунке 14.37, *а* следующих физических характеристик:

- рисунке 14.40: *a*) RSH-рекомбинация, *б*) электростатический потенциал, *в*) пространственный заряд (режим хранения логической единицы);
- рисунке 14.41: *a*) плотность дырок, *б*) скорость электронов, *в*) плотность электронов (режим хранения логической единицы).

По результаты моделирования определяется соответствие входов и выходов наноструктуры:

- $\operatorname{bx}_1(S)$  вход записи единицы;
- $Bx_2(R)$  вход записи нуля;
- вых<sub>1</sub> (Q) выход, определяющий содержимое RS-триггера;
- вых $_2$  ( $\overline{Q}$ ) выход, определяющий инверсное содержимое RS-триггера.



Рис. 14.40. Результаты моделирования для наноструктуры вертикального *RS*-триггера (БЯ) со структурной формулой, изображенной на рисунке 14.37, *а*, следующих физических характеристик: *а*) RSH-рекомбинация, *б*) электростатический потенциал, *в*) пространственный заряд (режим хранения логической единицы)



В

Рис. 14.41. Результаты моделирования для наноструктуры вертикального *RS*-триггера (БЯ) со структурной формулой, приведенной на рисунке 14.37, *а*, следующих физических характеристик: *а*) плотность дырок, *б*) скорость электронов, *в*) плотность электронов (режим хранения логической единицы)

**Биполярная КБЯ**<sub>вых</sub>. Уравнение синтеза КБЯ<sub>вых</sub> показано на рисунке 14.42. Инверторы логической схемы заменены переходными аналогами.



Рис. 14.42. Уравнение синтеза КБЯ<sub>вых</sub> в переходной схемотехнике

В качестве переходных аналогов инверторов выбраны модели инжекционных инверторов с базой инжектирующего транзистора, на который подается нулевой потенциал (первая модель). Штриховые линии означают необходимость единого для областей потенциала (функции) в схеме — это соединения между входом одного инвертора и выходом другого.

КБЯ<sub>вых</sub> в переходной схемотехнике биполярных инжекционных инверторов содержит всего 6 полупроводниковых областей, 5 переходов и 2 внутренних соединения и является оптимальной по структуре среди всех типов бистабильных ячеек.

**Биполярная КБЯ**<sub>вх</sub>. Уравнение синтеза КБЯ<sub>вх</sub> показано на рисунке 14.43. Вентили И–НЕ на два входа логической схемы заменены переходными аналогами схемы ТТЛ с простым инвертором (табл. 8.6, модель G8.4).

Штриховые линии означают необходимость единого для областей потенциала (функции). В схеме — это соединения между входом одного вентиля и выходом другого. КБЯ<sub>вх</sub> в переходной схемотехнике ТТЛ с простым инвертором содержит 12 полупроводниковых областей, 13 переходов и 2 внутренних соединения. Интересным является тот факт, что модели ТТЛ, связанные по схеме, представленной на рисунке 14.43, превращаются в шестигранники, «склеенные» по одному ребру.



Рис. 14.43. Уравнение синтеза КБЯ<sub>вх</sub> в переходной схемотехнике

**Биполярная** ДБЯ<sub>вых</sub>. Уравнение синтеза ДБЯ<sub>вых</sub> показано на рисунке 14.44. Вентили ИЛИ-НЕ с одним входом логической схемы заменены переходными моделями схемы ЭСЛ с одним входом и одним эмиттерным повторителем.

Эмиттерный повторитель необходим для реализации функции Монтажное ИЛИ ( $M_{иЛИ}$ ). Это достигается путем объединения их выходов, реализуется функция  $M_{иЛИ}$ . Штриховые линии означают необходимость единого для областей потенциала (функции). В схеме — это соединения между входом одного вентиля и выходом другого. ДБЯ<sub>вых</sub> в переходной схемотехнике ЭСЛ является самой быстродействующей, хотя и содержит 17 полупроводниковых областей, 17 переходов и 5 внутренних соединения. Здесь, так же как и в предыдущей модели, присутствуют шестигранники. Их три: два «склеенных» и один внешний.



Рис. 14.44. Уравнение синтеза ДБЯ вых в переходной биполярной схемотехнике

Рассмотрим модели бистабильных ячеек в переходной МОП-, КМОП- и БиМОП-схемотехниках.

ДБЯ<sub>вх</sub> в переходной МОП-схемотехнике. Уравнение синтеза ДБЯ<sub>вх</sub> в переходной МОП-схемотехнике представлено на рисунке 14.45. Вентили логической схемы заменены переходными аналогами. В качестве переходных аналогов вентилей ИЛИ–НЕ на два входа выбраны модели МОП-схем ИЛИ–НЕ.

Штриховные линии, как и в предыдущих моделях, означают необходимость единого для областей потенциала (функции). При физической реализации штриховые линии соответствуют областям, обеспечивающим равенство функций (токопроводящие области: металл, поликремний и т. д.).

ДБЯ<sub>вх</sub> в переходной МОП-схемотехнике содержит 10 областей [5 полупроводниковых и 5 диэлектриков (окислов)], 9 переходов и 2 внутренних соединения.

Удлиненные вершины соответствуют общим областям двух вентилей.



Рис. 14.45. Уравнение синтеза ДБЯ<sub>вх</sub> в переходной МОП-схемотехнике

ДБЯ<sub>вх</sub> в переходной КМОП-схемотехнике. Уравнение синтеза ДБЯ<sub>вх</sub> в переходной КМОП-схемотехнике представлено на рисунке 14.46. Вентили логической схемы так же заменены переходными аналогами. В качестве переходных аналогов вентилей ИЛИ–НЕ на два входа выбраны модели КМОП-схем ИЛИ–НЕ.

Штриховые линии, как и в предыдущих моделях, означают необходимость единого для областей потенциала (функции). При физической реализации штриховые линии соответствуют областям, обеспечивающим равенство функций (токопроводящие области: металл, поликремний и т. д.).

ДБЯ<sub>вх</sub> в переходной КМОП-схемотехнике содержит 17 областей [9 полупроводниковых и 8 диэлектриков (окислов)], 19 переходов и 8 внутренних соединений.

Из-за значительного числа областей, переходов и соединений технологическая реализация данной структуры более сложная.

Удлиненные вершины — общие области для двух вентилей.



Рис. 14.46. Уравнение синтеза ДБЯ<sub>вх</sub> в переходной КМОП-схемотехнике

ДБЯ<sub>вх</sub> в переходной БиМОП-схемотехнике. Уравнение синтеза ДБЯ<sub>вх</sub> в переходной БиМОП-схемотехнике представлено на рисунке 14.47. В качестве переходных аналогов вентилей ИЛИ-НЕ на два входа выбраны модели БиМОП-схем ИЛИ-НЕ.

Штриховые линии, как и в предыдущих моделях, отмечают необходимость единого для областей потенциала (функции). При физической реализации штриховые линии соответствуют областям, обеспечивающим равенство функций (токопроводящие области: металл, поликремний и т. д.).

ДБЯ<sub>вх</sub> в переходной БиМОП-схемотехнике содержит 10 областей (9 полупроводниковых и 1 диэлектрическую (окисел)), 12 переходов и 2 внутренних соединения.

Обратим внимание на наличие шестигранника как основы структуры запоминающей ячейки.



Рис. 14.47. Уравнение синтеза ДБЯ<sub>вх</sub> в переходной БиМОП-схемотехнике

## 14.11.1. D-триггер в переходной схемотехнике

Если на *S*-вход ДБЯ<sub>вх</sub> подать сигнал *D*, а на *R*-вход — его инверсию, мы получим вентильную (логическую) схему *D*-триггера, который записывает то, что приходит на его вход (рис. 14.48).



Рис. 14.48. Уравнение синтеза *D*-триггера на основе ДБЯ<sub>вх</sub> в биполярной переходной схемотехнике

Подставив, например, вместо вентиля 3 переходную модель инжекционного инвертора, а вместо вентилей 1 и 2 — модели инжекционной НСТЛ (рис. 14.33), применив принципы функциональной интеграции, получим переходную модель *D*-триггера (рис. 14.48).

Она отличается от переходной модели *RS*-триггера в этом же базисе: одной вершиной  $n_{\text{вых}_3}^R$ , одним переходом  $n_{\text{вых}_3}^R - p^D$  и одним внутренним соединением  $n_{\text{вых}_2}^R - p^R$ .

Если в качестве условия создания *D*-триггера на базе БЯ принять условие

$$S=D; R=\overline{D},$$

то, используя другие типы бистабильных ячеек и соответствующий им переходный схемотехнический базис, можно создать еще несколько вариантов *D*-триггера, столь важного для построения многобитных схем памяти — регистров.

# Глава 15

# ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЦИФРОВЫЕ ФУНКЦИОНАЛЬНЫЕ УСТРОЙСТВА ЭВМ

К последовательностным цифровым функциональным устройствам (узлам) ЭВМ можно отнести регистры, счетчики, генераторы чисел и прочие многоразрядные схемы, построенные на элементах памяти (ЭП).

*Регистром* называется функциональный узел, выполняющий хранение операндов и их сдвиг на определенное число разрядов.

*Счетчиком* называется узел, на выходах которого образуется число, соответствующее количеству поступивших на вход импульсов.

*Генератором чисел* называется узел, дающий на выходах заданную последовательность двоичных чисел.

# 15.1. Общая структурная схема последовательностного устройства

Общая структурная схема любого последовательностного устройства выглядит так, как показано на рисунке 15.1.



Рис. 15.1. Структурная схема последовательностных устройств

Схема описывается уравнениями:

$$Q^{n+1} = \{Q_0^{n+1}, Q_1^{n+1}, \dots, Q_{m-1}^{n+1}\};$$
  
 $Q_1^{n+1} = f_i(Q^n, E; X);$ 

где m — число разрядов устройства;  $\exists \Pi_i$  — элемент памяти, i = 0, ..., m-1;  $E = (E_1, ...E_i, ...E_K)$  — управляющие сигналы;  $X = (X_1, ..., X_i, ...X_L)$  — информационные сигналы.

# 15.2. Пример проектирования последовательностной схемы

Задача. Спроектировать универсальный регистр (УР), в который можно записывать информацию  $Y_1$  и  $Y_2$  из регистров  $Pr_1$  и  $Pr_2$  (рис. 15.2).



Рис. 15.2. Общая постановка задачи

Введем управляющий сигнал X, в зависимости от значения которого будет осуществляться различное управление передачей информации.

Внешними для проектирования переменными будут X, Y<sub>1</sub>, Y<sub>2</sub>.

Алгоритм работы описан формулой:

$$m{Q}^{n+1} = egin{cases} Y_1, \, {
m ecли} & X = 0; \ Y_2, \, {
m ecли} & X = 1; \end{cases}$$

а схема этого алгоритма представлена на рисунке 15.3, а.

За основу возьмем метод проектирования схемы одного разряда УР на основе ДБЯ с управлением по входам, что соответствует, например схемотехническому базису ЭСЛ.

В первых пяти столбцах таблицы, изображенной на рисунке 15.3, *б*, представлена работа УР в соответствии с алгоритмом. На основании сло-

варя переходов (табл. 15.1) в столбцах 6–8 описано состояние входов БЯ для проектируемой схемы.

Таблица 15.1

R	s
х	0
0	х
0	1
1	0
	R           x           0           0           1

#### Словарь переходов



а

X	<b>Y</b> <sub>1</sub>	<b>Y</b> <sub>2</sub>	<b>Q</b> <sup>n</sup>	<b>Q</b> <sup><i>n</i>+1</sup>	F	R	S
0	0	0	0	0	0	х	0
0	0	0	1	0	-	1	0
0	0	1	0	0	0	х	0
0	0	1	1	0	-	1	0
0	1	0	0	1	•	0	1
0	1	0	1	1	1	0	x
0	1	1	0	1	•	0	1
0	1	1	1	1	1	0	х
1	0	0	0	0	0	х	0
1	0	0	1	0	-	1	0
1	0	1	0	1	•	0	1
1	0	1	1	1	1	0	x
1	1	0	0	0	0	х	0
1	1	0	1	0	-	1	0
1	1	1	0	1		0	1
1	1	1	1	1	1	0	х
				б			

**Рис. 15.3.** Постановка задачи проектирования *i*-го разряда последовательностной схемы: *a*) алгоритм работы, *б*) работа УР



На основании таблицы работы одного разряда УР составляем диаграммы Вейча для функций входов бистабильной ячейки *R* и *S*:

и определяем по ним уравнения входов для бистабильной ячейки в логическом базисе ИЛИ–НЕ:

$$R = X\overline{Y}_{2} + \overline{X}\overline{Y}_{1} = \overline{\overline{X} + Y_{2}} + \overline{X + Y_{1}};$$
$$S = \overline{\overline{XY_{2}}} + \overline{\overline{XY_{1}}} = \overline{\overline{X} + \overline{Y}_{2}} + \overline{\overline{X} + \overline{Y}_{1}}.$$

По этим уравнениям строим вентильную схему одного разряда УР (рис. 15.4). Поскольку используется базис ИЛИ–НЕ, возможно сложение на входах вентилей. Переходный аналог этой схемы (без функциональной интеграции) изображен на рисунке 15.5.



Рис. 15.4. і-Разряд универсального регистра в базисе ИЛИ-НЕ



**Рис. 15.5.** *i*-Разряд универсального регистра в переходной схемотехнике (без функциональной интеграции)

# Глава 16 РЕГИСТРЫ

*Perucmp* — многоразрядное устройство, состоящее из элементов памяти и способное выполнять следующие функции:

- обнуление регистра;
- установка регистра в некоторый код (начальное условие);
- передача информации (например, из одного регистра в другой);
- хранение информации;
- прием информации;
- преобразование прямого кода в обратный код, и наоборот;
- преобразование последовательного кода в параллельный код, и наоборот;
- поразрядная дизъюнкция;
- поразрядная конъюнкция;
- поразрядное сложение по модулю 2.

Регистр состоит из нескольких (*m*) триггеров, бистабильных ячеек или других элементов памяти.

Рассмотрим классификацию регистров по типу кода и способу приема сигналов.

# 16.1. Классификация регистров

Изобразим варианты приема и выдачи информации (рис. 16.1).



Рис. 16.1. Таблица типов регистров

Параллельный прием — это одновременный прием информации во все разряды регистра.

Параллельная выдача — это одновременная выдача информации из всех разрядов регистра.

Последовательная передача (прием и выдача информации) — это поочередная передача содержимого каждого из разрядов.

## 16.1.1. Регистр с параллельными приемом и выдачей информации

Вектор информации  $A = (A_0, A_1, \dots, A_{m-1})$  одновременно подается на все входы разрядов регистра (параллельный прием, рис. 16.2).

Так же одновременно с выходов триггеров разрядов регистра снимается прямой и обратный коды.



Рис. 16.2. Регистр с параллельными приемом и выдачей информации

Регистр принимает информацию за один такт.

Если снимать информацию с прямых выходов триггеров, получаем прямой код вектора *A*, если с инверсных — обратный код. Это классический регистр хранения информации.

# 16.1.2. Регистр с параллельным приемом и последовательной выдачей информации

Для приема вектора *A* необходим один такт. Для получения вектора *A* на выходе понадобится *m* тактов.

Столько же тактов потребуется и для получения обратного кода (рис. 16.3).



Рис. 16.3. Регистр с параллельным приемом и последовательной выдачей информации

# 16.1.3. Регистр с последовательным приемом и параллельной выдачей информации

Если выход параллельный, то для получения прямого и обратного кодов на выходе необходим один такт.

Информация вводится последовательно, для ее занесения необходимо *m* тактов (рис. 16.4). Для записи информации потребуется управление синхросигналом.



Рис. 16.4. Регистр с последовательным приемом и параллельной выдачей информации

# 16.1.4. Регистр с последовательными приемом и выдачей информации

Для приема информации требуется *m* тактов, также за *m* тактов она выводится.

На рисунке 16.5 представлен классический регистр сдвига. Для управления вводом и выводом информации также необходим синхроимпульс (СИ).



Рис. 16.5. Регистр с последовательными приемом и выдачей информации

### 16.1.5. Универсальный регистр

Универсальный регистр (УР) объединяет в себе функции всех предыдущих типов регистров (рис. 16.6).



Рис. 16.6. Универсальный регистр

Регистр может принимать и выдавать параллельный и последовательный коды (как прямой, так и обратный).

В данном случае *М* — управляющий сигнал. Все функции УР реализуются тогда, когда между триггерами разрядов будут стоять схемы управления.

# 16.2. Регистры хранения

### 16.2.1. Регистр хранения на RS-триггерах

На рисунке 16.7 представлено обозначение регистра на *RS*-триггерах в функциональных схемах. На рис. 16.8 изображен вариант вентильной схемы регистра хранения на *RS*-триггерах.

Задержка регистра, представленного на рисунках 16.7 и 16.8, представляет собой сумму 6 задержек вентилей. В схему введены конъюнкторы для управления вводом и выводом информации.



Рис. 16.7. Обозначение регистра в функциональных схемах

Ввод информации осуществляется за два такта:

1) сброс (R = 1); обнуление триггеров;

2) запись; она разрешена, если  $\Pi K_{_{BX}} = 1$ .

Информация будет выдаваться через разрешающие конъюнкторы при наличии разрешающих сигналов.



Рис. 16.8. Регистр хранения на RS-триггерах

*Недостатком* этой схемы является необходимость предварительного обнуления триггеров перед каждой записью информации, что снижает быстродействие этого регистра.

### 16.2.2. Регистр хранения на D-триггере

В отличие от регистра хранения на RS-триггерах при использовании в разрядах D-триггеров сброс триггера не нужен: то, что пришло на его вход, то и записалось, независимо от того, что было записано ранее (рис. 16.9).

Для записи информации требуется один такт, но за быстродействие приходится «расплачиваться» более сложной схемой *D*-триггера в сравнении с бистабильной ячейкой (*RS*-триггером).

Существует прием, который позволяет, используя в разрядах регистра хранения *RS*-триггеры, не снижать его быстродействие за счет дополнительного такта на сброс при записи информации.

# 16.2.3. *RS*-триггер с парафазным приемом и выдачей информации

Парафазный код — одновременный прием или выдача как прямого, так и обратного кода.

Схема (рис. 16.10) не требует предварительного сброса (установки в ноль) при приеме информации.

Продемонстрируем это на примере *i*-го разряда двух регистров  $\Pr_1$  и  $\Pr_2$ . Рассмотрим передачу информации (X), записанной в регистре  $\Pr_1$ , в регистр  $\Pr_2$ , в котором хранится информация  $Y(Q_2^n = Y)$ .

Составим таблицу для переменных X и Y.

Из таблицы 16.1 видно, что первый и последний столбцы равны, то есть независимо от того, что было записано во втором

регистре, при передаче парафазного кода (X и  $\overline{X}$ ) в нем будет записана информация X.



Рис. 16.10. і-Разряд регистра с парафазными приемом и передачей информации





**Рис. 16.9.** Регистр хранения на *D*-триггерах

358

 $Q_2^{n+i}$  $X = S_2$  $\overline{X} = R_2$  $Y = Q_2^n$ 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1

#### Логика приема информации парафазным кодом

Таким образом, передача прямых сигналов на входы S и инверсных сигналов на входы R не требует предварительного сброса информации в регистре, в который записывается информация.

## 16.2.4. Реализация на регистрах логических операций

При передаче информации из одного регистра в другой определенным образом возможно осуществление поразрядных логических операций.

**Поразрядная дизъюнкция.** Передача информации X прямым кодом в регистр  $\Pr_2$  без его предварительного сброса реализует в нем операцию «поразрядная дизъюнкция».

Продемонстрируем это на примере *i*-го разряда (рис. 16.11). Рассмотрим передачу информации X, записанной в регистре  $\Pr_1$ , в регистр  $\Pr_2$ , в котором хранится информация  $Y(Q_2^n = Y)$ .



Рис. 16.11. Реализация поразрядной дизъюнкции на регистрах

Таблица 16.1
Таблица 16.2 для переменных Х и У доказывает наше утверждение.

Таблица 16.2

#### Логика реализации поразрядной дизъюнкции на регистрах

$X = S_2$	$Y = Q_2^n$	$Q_2^{n+1} = X + Y$	
0	0	0	Хранение
0	1	1	Хранение
1	0	1	Запись 1
1	1	1	Запись 1

Поразрядная конъюнкция. Передача обратного кода в регистр  $Pr_2$  без его предварительного сброса реализует для него операцию «поразрядная конъюнкция».

Покажем это на примере *i*-го разряда (рис. 16.12). Рассмотрим передачу информации  $\overline{X}$  из регистра  $\Pr_1$  в регистр  $\Pr_2$ , в котором хранится информация  $Y(Q_2^n = Y)$ .



Рис. 16.12. Реализация поразрядной конъюнкции на регистрах

Данные таблицы 16.3, в которой описана передача информации, доказывают реализацию поразрядной конъюнкции при передаче информации по схеме, представленной на рисунке 16.12.

Таблица 16.3

#### Логика реализации поразрядной конъюнкции на регистрах

X	$\overline{\pmb{X}} = \pmb{R}_2$	$m{Y}=m{Q}_2^n$	$Q_2^{n+1} = XY$
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1

Поразрядное сложение по модулю 2. При передаче прямого кода X на счетные входы триггеров регистра  $\Pr_2$  в нем реализуется логическая операция «поразрядное сложение по модулю 2».

Продемонстрируем это на примере *i*-го разряда (рис. 16.13). Рассмотрим передачу информации X из регистра  $\Pr_1$  на счетный вход  $T_2$  регистра  $\Pr_2$ , в котором хранится информация Y ( $Q_2^n = Y$ ).



Рис. 16.13. Реализация поразрядного сложения по модулю 2 на регистрах

Таблица работы для двух переменных *X* и *Y* (табл. 16.4)доказывает реализацию поразрядной конъюнкции при передаче информации по схеме, представленной на рисунке 16.13:

Таблица 16.4

Логика работы переменных Х и У

$X = S_2$	$Y = Q_2^n$	$Q_2^{n+1} = X + Y$	
0	0	0	Хранение
0	1	1	Хранение
1	0	1	Запись 1
1	1	1	Запись 1

## 16.2.5. Примеры использования поразрядных логических операций на регистрах

Поразрядные логические операции на регистрах можно использовать при решении различных схемотехнических задач, например при проектировании сумматора на регистрах или для однотактного сравнения двух векторов.

Сумматор на регистрах. Сумматор на основе поразрядной дизъюнкции будет выглядеть так, как показано на рисунке 16.14.

Схема управления нужна для того, чтобы преобразовывать сигналы  $S_2$ ,  $T_2$ ,  $R_2$  с учетом переноса из младшего разряда  $P_{i-1}$ , а также при условии X = Y = 1 для формирования переноса в следующий старший разряд  $P_{i+1}$ .



Рис. 16.14. Схема сумматора на регистрах (один разряд)

**Аппаратное сравнение двух векторов на регистрах.** Поразрядное сложение по модулю 2 или же функция неравенства может быть использована, например при сравнении двух векторов:

$$\begin{split} X &= (X_0, \, \dots \, X_i, \, \dots \, X_{m-1}); \\ Y &= (Y_0, \, \dots \, Y_i, \, \dots \, Y_{m-1}); \end{split}$$

записанных, соответственно, в регистрах Рг<sub>1</sub> и Рг<sub>2</sub> (рис. 16.15).

Если значения хотя бы одного из разрядов векторов будут отличаться от остальных, на вход выходного дизъюнктора придет логическая единица, в результате чего на его выходе образуется 1 (F = 1).

Таким образом, признаком равенства двух векторов является нулевое значение функции F (F = 0). Обратим внимание на то, что эта



Рис. 16.15. Схема для сравнения двух векторов

операция сравнения является *параллельной*, то есть сравниваются одновременно все разряды, причем время сравнения не зависит от размерности векторов.

# 16.3. Регистры сдвига

Регистры с последовательным приемом или выдачей информации называются *perucmpamu сдвига*.



Рис. 16.16. Регистр сдвига на *D*-триггерах

В регистрах сдвига — двухтактные триггеры.

Работает регистр сдвига на *D*-триггерах (рис. 16.16) следующим образом (табл. 16.5).

Таблица 16.5

		Триггеры								
	№СИ	<i>m</i> –1	<i>m</i> –2	<i>m</i> –3			2	1	0	
	1	A <sub>0</sub>	х	х	х	х	х	х	х	
Прием	2	A <sub>1</sub>	A <sub>0</sub>	x	х	×	х	x	x	
	3	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>	х	×	х	x	x	
	<i>m</i> – 1	A <sub><i>m</i>-2</sub>	А <sub><i>m</i>-3</sub>	$A_{m-4}$			A <sub>1</sub>	A <sub>0</sub>	x	
	т	A <sub><i>m</i>-1</sub>	A <sub><i>m</i>-2</sub>	A <sub><i>m</i>-3</sub>			A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>	
	<i>m</i> + 1	х	A <sub><i>m</i>-1</sub>	A <sub><i>m</i>-2</sub>	A <sub><i>m</i>-3</sub>			A <sub>2</sub>	A <sub>1</sub>	
Ча	<i>m</i> + 2	х	х	A <sub><i>m</i>-1</sub>	A <sub><i>m</i>-2</sub>	A <sub><i>m</i>-3</sub>			A <sub>2</sub>	
ыда										
ā	2 <i>m</i> – 2	х	х	x	х	x	х	A <sub><i>m</i>-1</sub>	A <sub><i>m</i>-2</sub>	
	2 <i>m</i> – 1	х	х	х	х	х	х	х	A <sub><i>m</i>-1</sub>	
	2 <i>m</i>	х	х	х	х	х	х	х	х	

#### Работа сдвигающего регистра

На первом такте от первого СИ триггер  $TT_{m-1}$  примет младший разряд  $A_0$ . От второго СИ триггер  $TT_{m-1}$  отдаст свое содержимое  $(A_0)$  триггеру  $TT_{m-2}$ , а сам примет разряд  $A_1$ , и т. д. Запись *m*-разрядного кода осуществится за *m* тактов. Точно так же потребуется *m* тактов, чтобы извлечь информацию из регистра (выдать *m*-разрядный код  $A_0$ ,  $A_1$ ,  $A_2$ , ...  $A_{m-1}$ ).

#### 16.3.1. Реализация регистра сдвига на RS-триггерах

**Регистр сдвига на двухтактных** *RS***-триггерах.** В регистре сдвига на *RS*-триггерах (рис. 16.17, *a*) триггеры по-прежнему двухтактные. Этот



Рис. 16.17. Регистр сдвига на RS-триггерах: а) двухтактных, б) однотактных

регистр отличается от регистра сдвига на *D*-триггерах тем, что на входы *RS*-триггеров принимается не только прямой, но и инверсный код (парафазные прием и передача).

Достоинство этой схемы в сравнении с предыдущей (рис. 16.16) состоит в следующем. В вентильной схемотехнике *RS*-триггер обладает меньшей задержкой и меньшим количеством вентилей, а, значит, мощностью. Следовательно, регистр сдвига на *RS*-триггерах по этим параметрам лучше, нежели регистр сдвига на *D*-триггерах.

Возможна реализация регистра сдвига на однотактных *RS*-триггерах.

Регистр сдвига на однотактных RS-триггерах. При использовании однотактных RS-триггеров сдвигающий регистр строится с использованием вспомогательного регистра (рис. 16.17,  $\delta$ ). В отличие от регистра сдвига на двухтактных RS-триггерах здесь используется не один, а два управляющих СИ ( $C_1$  и  $C_2$ ).

Сначала, при  $C_1 = 1$  ( $C_2 = 0$ ), происходит запись информации из *i*-х разрядов основного регистра в *i*-е разряды вспомогательного. Затем, при  $C_2 = 1$  ( $C_1 = 0$ ), информация из *i*-х разрядов вспомогательного регистра записывается со сдвигом в (*i* + 1)-е разряды основного регистра.

Количество триггеров вспомогательного регистра можно уменьшить в два раза, используя схему трехтактного регистра.

**Трехтактный регистр.** За уменьшение наполовину количества триггеров вспомогательного регистра приходится «платить» быстродействием. Сдвиг на один разряд происходит за три такта. Общий алгоритм работы трехтактного регистра представлен на рисунке 16.18.



Рис. 16.18. Упрощенная схема передачи информации в трехтактном регистре



Рис. 16.19. Схема трехтактного регистра

Стрелками показано, каким образом происходит перемещение информации в каждом такте.

Схема трехтактного регистра изображена на рисунке 16.19.

## 16.3.2. Реверсивный регистр

*Реверсивные регистры* — это регистры, которые могут осуществлять сдвиг как влево, так и вправо (рис. 16.20).

Перед каждым разрядом (в том числе и перед нулевым) стоит схема управления.



Рис. 16.20. Схема реверсивного регистра

В зависимости от управляющего сигнала X *i*-я схема управления пропускает информацию либо (i - 1)-го триггера, либо (i + 1)-го триггера. Регистры с последовательным вводом и выводом информации осуществляют задержку передачи информации на m тактов.

Сдвиг числа влево или вправо на один разряд соответствует его умножению или делению на два. Поэтому регистры сдвига используют для построения умножителей и делителей.

Сдвиговые регистры — многофункциональные устройства, на них можно строить, например кольцевые счетчики.

Задание. Спроектируйте схему управления *i*-го разряда реверсивного регистра в базисах ТТЛ, ЭСЛ, И<sup>2</sup>Л, на МОП-транзисторах и КМОП-парах.

# 16.4. Пример проектирования схемы памяти в переходной схемотехнике

С помощью вышеописанных методов переходной схемотехники был синтезирован трехмерный регистр, площадь которого определяется только площадью шин управления (шин записи 0 и 1 и шины X) [84, 85].

На рисунке 16.21, *а* приведено уравнение синтеза математической модели трехмерного регистра; на рисунке 16.21, *б* — его интегральная





Рис. 16.21. *N*-разрядный регистр на *RS*-триггерах в переходной схемотехнике: *a*) уравнение синтеза, б) ДНК, *в*) интегральная структура, *г*) топология одного разряда

структура; на рисунке 16.21, *в* — топология. Для реализации такого регистра требуется 4-слойная интегральная схема и вертикальная диэлектрическая изоляция.

Устройства переходной схемотехники содержат меньшее число полупроводниковых областей и соединений, чем у соответствующих транзисторных аналогов. Комплементарные биполярные элементы и устройства переходной схемотехники — возможная элементная база трехмерных интегральных схем.

Создание трехмерных ЭВМ с предельными вычислительными и информационными возможностями является реальностью при создании технологической базы для реализации элементов и интегральных схем в переходной схемотехнике. Необходимо также развитие методов математического моделирования на физическом уровне элементов и устройств ЭВМ.

# Глава 17 СЧЕТЧИКИ

*Счетчик* — устройство, которое преобразует числоимпульсный код в двоичный или двоично-десятичный.

У счетчика, как правило, имеется один синхровход, на который подаются сигналы, и несколько выходов, на которых формируется «слово», то есть некоторый двоичный или двоично-десятичный код (рис. 17.1).



Рис. 17.1. Обозначение счетчика

Существуют несколько классификаций счетчиков по двум основным признакам:

- *по типу формирования выходного кода*: последовательные (асинхронные), параллельные (синхронные), последовательно-параллельные счетчики;
- *по алгоритмам работы*: суммирующие, вычитающие, комбинированные счетчики, счетчики с нормальным порядком счета и с ненормальным порядком счета (генераторы чисел без повторов).

# 17.1. Последовательные счетчики

Последовательные (асинхронные) счетчики строятся на триггерах со счетным входом. Рассмотрим схему двоичного счетчика с последовательным переносом (рис. 17.2).

Временные диаграммы работы этого последовательного счетчика представлены на рисунке 17.3. Срабатывание триггеров происходит от заднего фронта импульсов.

Перед началом счета обнулим все триггеры:

$$Q_0^0 = Q_1^1 = Q_2^0 = Q_3^0 = 0.$$



Рис. 17.2. Схема последовательного счетчика

На вход T триггера  $T_0$  приходит импульсная последовательность. На выходе нулевого триггера формируется последовательность, в которой скважность (период последовательности) увеличена в два раза.

Эта последовательность будет подаваться на вход триггера  $T_1$ , которая будет являться для него входной синхропоследовательностью. На выходе триггера  $T_1$  сформируется выходная последовательность с еще раз увеличенным периодом, которая будет подаваться на вход следующего триггера счетчика, и т. д.

Modynb счетчика  $M = 2^m$  — максимальное количество импульсов, которое может сосчитать счетчик из m триггеров. Кроме основной функции счета входных импульсов последовательный счетчик обеспечивает деление частоты в 2, 4, 8 раз. *Недостатком* данного устройства является то, что задержка последовательного счетчика равна  $m\tau$ , где m — число разрядов последовательного счетчика,  $\tau$  — задержка тригге-



Рис. 17.3. Временные диаграммы последовательного счетчика

ра. Таким образом, последовательный счетчик — это медленное устройство, каждый старший разряд формируется только после получения информации от предыдущего, младшего разряда. Этот недостаток можно устранить, используя параллельные счетчики.

# 17.2. Параллельные счетчики

Когда требуются небольшие основания, применяют параллельные счетчики. Они обладают самым высоким быстродействием, так как их задержка равна максимальной задержке разряда (триггер вместе со схемой управления, если они есть).

Общая структурная схема параллельного счетчика изображена на рисунке 17.4. Каждый разряд состоит из схемы управления и триггера. Вся выходная информация параллельного счетчика формируется практически одновременно.



Рис. 17.4. Структурная схема параллельного счетчика

Рассмотрим методику проектирования параллельных счетчиков. Для примера спроектируем параллельный счетчик с основанием 10 на *JK*-триггерах.

Ввиду того, что 8 < 10 < 16, нам потребуется четыре триггера (m = 4).

Применим словарный метод структурного проектирования. Счетчик суммирующий, с нормальным порядком счета, его работа может быть описана так, как показано в таблице 17.1.

По описанию работы счетчика составляется таблица для столбцов  $[Q^n]$  и  $[Q^{n+1}]$ . Алгоритм работы счетчика: от первого СИ 0 в счетчике заменится на 1 (в двоичном коде: 0000 на 0001), от второго СИ 1 — на 2 (0001 на 0010), ... от 10-го СИ 9 — на 0 (1001 на 0000).

#### Таблица 17.1

№СИ	$Q_3^n$	$\mathbf{Q}_2^n$	<b>Q</b> <sup><i>n</i></sup>	$\boldsymbol{Q}_0^n$	$Q_{3}^{n+1}$	$Q_{2}^{n+1}$	<b>Q</b> <sub>1</sub> <sup><i>n</i>+1</sup>	$Q_0^{n+1}$	<b>F</b> <sub>3</sub>	<b>F</b> <sub>2</sub>	<b>F</b> <sub>1</sub>	<b>F</b> <sub>0</sub>
1	0	0	0	0	0	0	0	1	0	0	0	•
2	0	0	0	1	0	0	1	0	0	0		-
3	0	0	1	0	0	0	1	1	0	0	1	•
4	0	0	1	1	0	1	0	0	0		•	•
5	0	1	0	0	0	1	0	1	0	1	0	•
6	0	1	0	1	0	1	1	0	0	1	•	•
7	0	1	1	0	0	1	1	1	0	1	1	•
8	0	1	1	1	1	0	0	0	•	•	-	-
9	1	0	0	0	1	0	0	1	1	0	0	•
10	1	0	0	1	0	0	0	0	-	0	0	-
11	х	х	х	х	х	х	х	х	х	х	х	х
12	х	х	х	х	х	х	х	х	х	х	х	х
13	х	х	x	х	х	х	х	х	х	х	х	х
14	х	х	x	х	х	х	х	х	х	х	х	х
15	х	х	x	х	х	х	х	х	x	х	x	x
16	х	х	х	х	х	х	х	х	х	х	х	х

#### Проектирование параллельного счетчика с основанием 10

#### Продолжение (вправо)

#### Проектирование параллельного счетчика с основанием 10

<b>F</b> <sub>3</sub>	<b>J</b> <sub>3</sub>	<b>K</b> 3	<b>F</b> <sub>2</sub>	<b>J</b> <sub>2</sub>	<b>K</b> <sub>2</sub>	<b>F</b> <sub>1</sub>	<b>J</b> <sub>1</sub>	<i>K</i> <sub>1</sub>	<b>F</b> <sub>0</sub>	<b>J</b> <sub>0</sub>	K <sub>0</sub>	N <sub>мин</sub>
0	0	х	0	0	х	0	0	х		1	x	0
0	0	х	0	0	х		1	х	-	х	1	1
0	0	х	0	0	х	1	х	0		1	x	2
0	0	х		1	х	•	х	1	-	х	1	3
0	0	х	1	х	0	0	0	х	•	1	х	4
0	0	х	1	х	0	•	1	х	•	х	1	5
0	0	х	1	х	0	1	х	0	•	1	х	6
	1	х	•	х	1	•	х	1	•	х	1	7
1	x	0	0	0	х	0	0	х	•	1	х	8
•	x	1	0	0	х	0	0	х	-	х	1	9
х	х	х	х	х	х	х	х	х	х	х	х	10
х	x	х	х	х	х	х	х	х	х	х	х	11
х	x	х	х	х	х	х	х	х	х	х	x	12
х	x	х	х	х	х	х	х	х	х	х	х	13
х	x	х	х	х	х	х	х	х	х	х	х	14
х	х	х	х	х	х	х	х	х	х	х	х	15

#### Таблица 17.2

Значения функции перехода F в зависимости от  $Q^n$  и  $Q^{n+1}$ 

F	$Q^n$	<b>Q</b> <sup>n+1</sup>
0	0	0
1	1	1
	0	1
•	1	0

В зависимости от перехода  $Q^n$  в  $Q^{n+1}$  для каждой строки таблицы и каждого триггера определяется функция перехода  $F_i$  (i = 0, ..., 3).

На основании таблицы работы *JK*-триггера (табл. 17.3) составляется его словарь переходов (табл. 17.4).

Таблица 17.3

# Логика работы ЈК-триггера

J	κ	$Q^n$	<b>Q</b> <sup>n+1</sup>	F	
0	0	0	0	0	$\checkmark$
0	0	1	1	1	
0	1	0	0	0	$\checkmark$
0	1	1	0	•	
1	0	0	1		
1	0	1	1	1	
1	1	0	1		
1	1	1	0	•	

А на основании этого словаря заполняются значения функций  $J_i$  и  $K_i$  для каждого значения функций переходов  $F_i$  [табл. 17.1 (Продолжение)].

Таблица 17.4

#### Словарь переходов ЈК-триггера

F	J	К
0	0	х
1	х	0
•	1	х
•	х	1

Далее для всех функций J и K составляются диаграммы Вейча:



















Рис. 17.5. Схема параллельного счетчика с основанием 10

Оптимизируя диаграммы Вейча для функций входов триггеров параллельного счетчика, получим систему уравнений, на основании которой построим схему, представленную на рисунке 17.5:

$$J_{0} = 1;$$

$$K_{0} = 1;$$

$$J_{1} = Q_{0} \overline{Q}_{3};$$

$$K_{1} = Q_{0};$$

$$J_{2} = Q_{0}Q_{1};$$

$$K_{2} = Q_{0}Q_{1};$$

$$J_{3} = Q_{0}Q_{1}Q_{2};$$

$$K_{3} = Q_{0}.$$

Замечание. Так как логические уравнения были получены в минимальной дизъюнктивной нормальной форме (МДНФ), а функции входов представляют собой только конъюнкции, приведенная схема соответствует вентильной реализации в логическом базисе с входной функцией И (И–НЕ: схемотехнические базисы ТТЛ, ТТЛШ, ДТЛ, МОП<sub>И–НЕ</sub>, КМОП<sub>И–НЕ</sub> и т. д.).

В этих схемах конъюнкция может быть реализована на входах (при вентильной реализации в базисе ИЛИ–НЕ на входах могут быть реализованы дизъюнкции).

Если нужно реализовать этот счетчик в других схемотехнических базисах, то в соответствии с алгоритмами проектирования нужно будет получать еще МКНФ или инверсии функций входов триггеров параллельного счетчика.

Задание. Спроектируйте параллельные счетчики с основанием 11, 12, 13, 14, 15 в схемотехнических базисах ЭСЛ, ЭСЛ с монтажным ИЛИ, И<sup>2</sup>Л, на МОП-транзисторах и КМОП-парах.

## 17.3. Вычитающий счетчик

Рассмотрим пример проектирования вычитающего счетчика (с обратным счетом) с основанием 10.

Алгоритм его работы представлен в таблице 17.5.

Методика проектирования та же, что и у суммирующего параллельного счетчика.

Таблица 17.5

<b>№</b> <sub>мин</sub>	№СИ	<b>Q</b> <sup><i>n</i></sup> <sub>3</sub>	$\mathbf{Q}_2^n$	<b>Q</b> <sup><i>n</i></sup>	$\boldsymbol{Q}_0^n$	<b>Q</b> <sub>3</sub> <sup><i>n</i>+1</sup>	<b>Q</b> <sub>2</sub> <sup><i>n</i>+1</sup>	<b>Q</b> <sub>1</sub> <sup><i>n</i>+1</sup>	$oldsymbol{Q}_0^{n+1}$
0	1	0	0	0	0	1	0	0	1
1	2	0	0	0	1	0	0	0	0
2	3	0	0	1	0	0	0	0	1
3	4	0	0	1	1	0	0	1	0
4	5	0	1	0	0	0	0	1	1
5	6	0	1	0	1	0	1	0	0
6	7	0	1	1	0	0	1	0	1
7	8	0	1	1	1	0	1	1	0
8	9	1	0	0	0	0	1	1	1
9	10	1	0	0	1	1	0	0	0
10		х	х	х	х	х	х	х	х
11		х	x	x	х	х	х	х	х
12		х	x	x	х	х	х	х	х
13		х	х	х	х	х	х	х	х
14		х	х	х	х	х	х	х	х
15		х	x	x	х	x	х	х	х

Алгоритм работы вычитающего счетчика с основанием 10

# 17.4. Счетчик с ненормальным порядком счета (частный случай генератора чисел)

Пусть счетчик должен считать следующим образом:  $6 \rightarrow 8 \rightarrow 10 \rightarrow 1 \rightarrow 3 \rightarrow 7$ . В таблице 17.6 описана работа такого счетчика, а именно переходы из предыдущего его состояния в следующее. Звез-

Таблица	176
гаолица	17.0

Nº <sub>мин</sub>	№СИ	$Q_3^n$	$Q_2^n$	$Q_1^n$	$Q_0^n$	<b>Q</b> <sub>3</sub> <sup><i>n</i>+1</sup>	$Q_{2}^{n+1}$	<b>Q</b> <sub>1</sub> <sup><i>n</i>+1</sup>	$Q_0^{n+1}$	
0		0	0	0	0	х	х	х	х	
1	4	0	0	0	1	0	0	1	1	1→3
2		0	0	1	0	х	х	х	х	
3	5	0	0	1	1	0	1	1	1	3→7
4		0	1	0	0	х	х	х	х	
5		0	1	0	1	х	х	х	х	
6	1	0	1	1	0	1	0	0	0	6→8
7	6	0	1	1	1	0	1	1	0	7→6*
8	2	1	0	0	0	1	0	1	0	8→10
9		1	0	0	1	х	х	х	х	
10	3	1	0	1	0	0	0	0	1	10→1
11		х	х	х	х	х	х	x	х	
12		х	х	х	х	х	х	х	х	
13		х	х	х	х	х	х	х	х	
14		х	х	x	x	х	х	x	х	
15		x	x	x	x	x	х	x	х	

Работа счетчика с ненормальным порядком счета

дочкой отмечен переход от последнего числа последовательности к первому. Это счетчик с ненормальным порядком счета (генератор чисел без повторов чисел в последовательности).

Методика проектирования та же, что и в случае суммирующего параллельного счетчика.

Невозможно спроектировать подобным образом генератор чисел с повторяющимися числами, поскольку непонятно, как описать переход счетчика из одного состояния в два или несколько других ( $Q_i^{n+1}$  может иметь только одно значение при фиксированном *i*).

# 17.5. Реверсивный счетчик с основанием 10

По аналогичной методике строятся и реверсивные счетчики, выполняющие прямой счет при одном значении управляющего сигнала X и обратный — при другом (табл. 17.7).

#### Таблица 17.7

Nº <sub>мин</sub>	X	$Q_3^n$	$Q_2^n$	$Q_1^n$	$\boldsymbol{Q}_0^n$	<b>Q</b> <sub>3</sub> <sup><i>n</i>+1</sup>	<b>Q</b> <sub>2</sub> <sup><i>n</i>+1</sup>	<b>Q</b> <sup><i>n</i>+1</sup>	<b>Q</b> <sup><i>n</i>+1</sup>	
0	0	0	0	0	0	0	0	0	1	F
1	0	0	0	0	1	0	0	1	0	СЧС
2	0	0	0	1	0	0	0	1	1	лой
3	0	0	0	1	1	0	1	0	0	рял
4	0	0	1	0	0	0	1	0	1	
5	0	0	1	0	1	0	1	1	0	
6	0	0	1	1	0	0	1	1	1	
7	0	0	1	1	1	1	0	0	0	
8	0	1	0	0	0	1	0	0	1	
9	0	1	0	0	1	0	0	0	0	
10	0	1	0	1	0	х	х	х	х	]
11	0	1	0	1	1	х	х	х	х	
12	0	1	1	0	0	х	х	х	х	
13	0	1	1	0	1	х	х	х	х	
14	0	1	1	1	0	х	х	х	х	
15	0	1	1	1	0	х	х	х	х	
16	1	0	0	0	0	1	0	0	1	ет
17	1	0	0	0	1	0	0	0	0	й Сч
18	1	0	0	1	0	0	0	0	1	HBI
19	1	0	0	1	1	0	0	1	0	ópa-
20	1	0	1	0	0	0	0	1	1	ŏ
21	1	0	1	0	1	0	1	0	0	
22	1	0	1	1	0	0	1	0	1	
23	1	0	1	1	1	0	1	1	0	
24	1	1	0	0	0	0	1	1	1	
25	1	1	0	0	1	1	0	0	0	
26	1	1	0	1	0	х	х	х	х	
27	1	1	0	1	1	х	х	х	х	
28	1	1	1	0	0	х	х	х	х	
29	1	1	1	0	1	х	х	х	х	
30	1	1	1	1	0	х	х	х	х	
31	1	1	1	1	0	х	х	х	х	

#### Логика работы реверсивного счетчика с основанием 10



Рис. 17.6. Обозначение комбинированного счетчика

Общая схема комбинированного счетчика представлена на рисунке 17.6.

Пусть

 $X = \begin{cases} 0 -$ прямой счет; 1 - обратный счет.

# 17.6. Последовательно-параллельные счетчики

Для проектирования параллельного счетчика *с основанием 100* по ранее описанному алгоритму потребуется семь триггеров. Но можно решить эту задачу по-другому:

- спроектировать параллельный счетчик прямого счета с основанием 10;
- соединить его с точно таким же счетчиком по схеме, представленной на рисунке 17.7, получим параллельно-последовательный счетчик с основанием 100.

Как только на выходах первого счетчика образуется 9 (1001), на второй счетчик через конъюнктор поступит СИ, и второй счетчик будет подсчитывать десятки. Для счетчика с основанием 1000 необходимо последовательно через конъюнктор поставить еще один параллельный счетчик с основанием 10, который будет подсчитывать сотни.

Стоит отметить, что, упрощая проектирование, мы «проигрываем» в быстродействии, так как задержка последовательной схемы определяется суммой задержек схем, включенных последовательно.



Рис. 17.7. Параллельно-последовательный счетчик с основанием 100

# Глава 18 ГЕНЕРАТОРЫ ЧИСЕЛ

*Генератор чисел* — устройство, вырабатывающее (в двоичном коде) заданную последовательность чисел. Генераторы чисел могут служить распределителями сигналов. Их можно также использовать в качестве схем управления различными устройствами.

Предположим, у нас есть несколько схем, работа которых подчиняется некоторому алгоритму (рис. 18.1), например:

- при наличии разрешающего сигнала C<sub>1</sub> (C<sub>1</sub> = 1) информация из устройства У<sub>2</sub> поступает в устройство У<sub>1</sub>;
- если C<sub>2</sub> = 1, информация из устройства У<sub>4</sub> поступает в устройство У<sub>2</sub>;
- если C<sub>3</sub> = 1, информация из устройства У<sub>1</sub> поступает в устройство У<sub>3</sub>;
- если  $C_4 = 1$ , информация из устройств  $V_2$  и  $V_3$  поступает в устройство  $V_4$ .



Рис. 18.1. Схема управления

Все процессы в этой системе управляются синхросигналами, разрешающими прием информации. Для управления подобными процессами во времени (по расписанию) необходимо специальное устройство. Рассмотрим пример проектирования такого устройства.

# 18.1. Пример проектирования устройства управления

Предположим, устройства системы должны работать в соответствии с временными диаграммами, изображенными на рисунке 18.2:

- на первом такте принимает информацию устройство 2 (У<sub>2</sub>);
- на втором такте устройства У<sub>1</sub> и У<sub>3</sub>;
- на третьем такте устройства У<sub>1</sub> и У<sub>4</sub>;
- на четвертом такте устройство У<sub>2</sub>.

Предположим, что  $C_4$  — старший разряд, а  $C_1$  — младший разряд 4-разрядного двоичного кода  $C_4C_3C_2C_1$ . Распишем его значения по тактам:

 $1 - 0010 (2_{10}) \\ 2 - 0101 (5_{10})$ 

- $3 1001(9_{10})$
- $3 1001(9_{10})$
- $4 0010(2_{10})$

Таким образом, получается управляющая последовательность:

$$A = 2 \rightarrow 5 \rightarrow 9 \rightarrow 2.$$

Обратим внимание на наличие повтора. Спроектировать это устройство как счетчик с ненормальным порядком счета невозможно, поэтому для решения поставленной задачи потребуется схема, состоящая из счетчика с нормальным порядком счета и преобразователя



**Рис. 18.2.** Временные диаграммы устройства

кодов (ПК), преобразующего нормальный порядок в ненормальный с повторами чисел (рис. 18.3).

Количество выходов преобразователя кода определяется разрядностью максимального числа последовательности *А*. В данном случае у преобразователя четыре выхода.

Счетчик (параллельный) будет состоять из двух триггеров (так как количество чисел в последовательности и тактов работы  $4 = 2^2$ ).

Составим таблицу для проектирования генератора чисел  $2 \rightarrow 5 \rightarrow 9 \rightarrow 2$  (табл. 18.1).

Замечание. Поскольку от первого СИ на выходе счетчика образуется единица (01), которая поступает на вход ПК, для проектирования преобразователя кодов первой строке таблицы ПК будет соответствовать первый минтерм, второй — второй, а последней — нулевой.

Задание. Спроектируйте генератор чисел (табл. 18.1) в схемотехнических базисах ТТЛ, ТТЛ с расширителем, ЭСЛ, ЭСЛ с монтажным ИЛИ, И<sup>2</sup>Л, на МОП-транзисторах и КМОП-парах.



Рис. 18.3. Структурная схема генератора чисел

Таблица 18.1

	Ta	аблица	а счет	чика						
№ СИ	№ <sub>мин</sub> Сч.	$Q_1^n$	$Q_0^{\ n}$	<b>Q</b> <sub>1</sub> <sup><i>n</i>+1</sup>	<b>Q</b> <sub>0</sub> <sup><i>n</i>+1</sup>	№ <sub>мин</sub> ПК	<b>X</b> 4	<b>X</b> 3	<b>X</b> 2	<b>X</b> 1
1	0	0	0	0	1	1	0	0	1	0
2	1	0	1	1	0	2	0	1	0	1
3	2	1	0	1	1	3	1	0	0	1
4	3	1	1	0	0	0	0	0	1	0
					Табли	ца ПК				

## Логика работы генератора чисел 2 ightarrow 5 ightarrow 9 ightarrow 2

# Глава 19

# КОМБИНАЦИОННЫЕ СХЕМЫ УСТРОЙСТВ

*Комбинационные схемы* — схемы, у которых выходные функции зависят только от входных аргументов (рис. 19.1).



Рис. 19.1. Обозначение комбинационной схемы

Следовательно, у них нет внутренней памяти и обратных связей. К ним относятся такие устройства, как:

- дешифраторы;
- шифраторы;
- мультиплексоры;
- демультиплексоры;
- арифметико-логические устройства;
- компараторы и т. д.

# 19.1. Дешифраторы

Дешифратор — комбинационная схема, которая преобразует *m*-разрядный двоичный код на входе в произвольно заданную комбинацию сигналов на выходе (рис. 19.2).



Рис. 19.2. Обозначение дешифратора

Дешифратор имеет m входов и  $\leq 2m$  выходов. На входах — нормальная последовательность двоичных слов, а на выходе — произвольная последовательность.

Рассмотрим примеры использования дешифраторов.

Использование дешифратора в схемах памяти. На рисунке 19.3 приведена схема использования дешифратора в устройствах памяти, например постоянном запоминающем устройстве в ПЗУ. Функция дешифратора в данном случае заключается в формировании сигналов запроса к строкам матрицы памяти.



Рис. 19.3. Пример использования дешифратора в устройствах памяти

Максимальное число выходов дешифратора и строк опрашиваемой матрицы составляет не более  $2^m$ .

Составим таблицу работы такого дешифратора (табл. 19.1).

Таблица 19.1

<b>X</b> <sub>1</sub>	<b>X</b> <sub>2</sub>	<b>X</b> 3	F <sub>0</sub>	<b>F</b> <sub>1</sub>	<b>F</b> <sub>2</sub>	<b>F</b> <sub>3</sub>	<b>F</b> 4	<b>F</b> 5	<b>F</b> <sub>6</sub>	<b>F</b> 7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

Логика работы диагонального дешифратора

Алгоритм работы диагонального дешифратора довольно прост.

Пусть m = 3. При подаче на входы дешифратора комбинации 000 на его выходе  $F_0$  появится 1 — сигнал, разрешающий считывание первой строки матрицы памяти. При подаче входной комбинации 001 единичный сигнал будет сформирован на выходе  $F_1$  и т. д. По таблице определяется система функций, описывающих диагональный дешифратор:

$$\begin{split} F_0 &= \overline{X}_1 \overline{X}_2 \overline{X}_3;\\ F_1 &= \overline{X}_1 \overline{X}_2 X_3;\\ F_2 &= \overline{X}_1 X_2 \overline{X}_3;\\ F_3 &= \overline{X}_1 X_2 X_3;\\ F_4 &= X_1 \overline{X}_2 \overline{X}_3;\\ F_5 &= X_1 \overline{X}_2 X_3;\\ F_6 &= \overline{X}_1 X_2 X_3;\\ F_7 &= X_1 X_2 X_3. \end{split}$$

Задание. Спроектируйте данный дешифратор в базисах ТТЛ, ТТЛ<sub>р</sub>, ЭСЛ, ЭСЛ (с М<sub>ИЛИ</sub>), И<sup>2</sup>Л, на МОП-транзисторах и КМОП-парах. Попробуйте синтезировать математическую модель дешифратора в переходной схемотехнике.

Дешифратор для семисегментного индикатора. Спроектируем дешифратор для управления 7-сегментным индикатором (рис. 19.4), состоящим из 7 элементов, способных к свечению. Такой индикатор используется для визуализации десятичных цифр от 0 до 9.

Предположим, что если на вход светящегося элемента подана логическая единица, то он не светится; если подан ноль, то элемент светится. Такое кодирование возможно, если светящийся от тока элемент стоит, например в коллекторной цепи биполярного инвертора.

Обозначим сегменты, как показано на рисунке 19.4, и составим таблицу работы дешифратора, управляющего отображением цифр (табл. 19.2).



Рис. 19.4. 7-сегментный индикатор

Таблица 19.2

Nº <sub>мин</sub>	<b>X</b> <sub>4</sub>	<b>X</b> 3	<b>X</b> <sub>2</sub>	<b>X</b> <sub>1</sub>	F <sub>0</sub>	<b>F</b> <sub>1</sub>	<b>F</b> <sub>2</sub>	F <sub>3</sub>	<b>F</b> <sub>4</sub>	<b>F</b> <sub>5</sub>	<b>F</b> <sub>6</sub>
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	0	1	1	0	0	1	1	1	1
2	0	0	1	0	0	0	1	0	0	1	0
3	0	0	1	1	0	0	0	0	1	1	0
4	0	1	0	0	1	0	0	1	1	0	0
5	0	1	0	1	0	1	0	0	1	0	0
6	0	1	1	0	0	1	0	0	0	0	0
7	0	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	0	1	0	0
10	1	0	1	0	х	х	х	х	х	х	х
11	1	0	1	1	х	x	х	х	х	х	х
12	1	1	0	0	х	х	х	х	х	х	х
13	1	1	0	1	x	х	х	х	х	х	х
14	1	1	1	0	x	x	x	х	х	х	х
15	1	1	1	1	х	х	х	х	х	х	х

#### Логика работы дешифратора, управляющего семисегментным индикатором

Такой дешифратор будет неполным в том смысле, что используются не все возможные выходы  $(2^m; m = 4)$ .

Далее проектирование идет обычным образом:

- составление системы оптимальных уравнений устройства;
- приведение их к необходимому логическому виду для выбранного схемотехнического базиса;
- составление схемы по уравнениям.

# 19.2. Шифраторы

Шифратор — комбинационная схема, которая преобразует произвольную n-разрядную двоичную последовательность любых наборов входных переменных в соответствующий ему m-разрядный код. Как правило, n > m.

*Пример.* Спроектируем шифратор, управляющий числовой клавиатурой для ввода десятичных цифр в компьютер: n = 10, m = 4 (рис. 19.5).



Рис. 19.5. Обозначение шифратора

*Алгоритм.* Необходимо, получив с клавиатуры сигнал от нажатой клавиши, передать компьютеру ее двоичный код.

Введем правило: 0 — клавиша нажата, 1 — клавиша не нажата.

В соответствии с этим правилом составляется таблица работы шифратора (табл. 19.3).

Таблица 19.3

<b>X</b> 0	<b>X</b> <sub>1</sub>	<b>X</b> 2	<b>X</b> 3	<b>X</b> 4	<b>X</b> 5	<b>X</b> 6	<b>X</b> 7	<b>X</b> 8	<b>X</b> 9	<b>Y</b> <sub>1</sub>	<b>Y</b> <sub>2</sub>	<b>Y</b> <sub>3</sub>	<b>Y</b> <sub>4</sub>
0	1	1	1	1	1	1	1	1	1	0	0	0	0
1	0	1	1	1	1	1	1	1	1	0	0	0	1
1	1	0	1	1	1	1	1	1	1	0	0	1	0
1	1	1	0	1	1	1	1	1	1	0	0	1	1
1	1	1	1	0	1	1	1	1	1	0	1	0	0
1	1	1	1	1	0	1	1	1	1	0	1	0	1
1	1	1	1	1	1	0	1	1	1	0	1	1	0
1	1	1	1	1	1	1	0	1	1	0	1	1	1
1	1	1	1	1	1	1	1	0	1	1	0	0	0
1	1	1	1	1	1	1	1	1	0	1	0	0	1

Логика работы шифратора для ввода десятичных цифр в компьютер

Пользуясь этой логической таблицей, мы можем без особого труда спроектировать конструкцию шифратора согласно алгоритмам, описанным в главе 13.

## 19.3. Мультиплексоры

*Мультиплексор* (коммутатор данных) — комбинационная схема, которая в зависимости от адреса  $(S_0, ..., S_{n-1})$  коммутирует соответствующий вход на единственный выход (рис. 19.6). Мультиплексор обеспечивает передачу информации, приходящую по нескольким линиям связи на одну выходную линию в соответствии с заданным адресом.



Рис. 19.6. Мультиплексор 4 в 1

Мультиплексоры широко применяются для

- селекции (выбора) сигналов, приходящих по различным линиям связи;
- преобразования параллельного кода в последовательный;
- построения схем сравнения кодов (последовательное сравнение);
- для реализации логических функций.

Алгоритм работы мультиплексора с 4-я входными линиями (мультиплексора 4 в 1) представлен в таблице 19.4.

Таблица 19.4

Логика работы мультиплексора 4 в 1

<b>S</b> <sub>1</sub>	S <sub>0</sub>	F
0	0	A <sub>0</sub>
0	1	A <sub>1</sub>
1	0	A <sub>2</sub>
1	1	A <sub>3</sub>

По таблице определяется логическое уравнение такого мультиплексора:

 $F = A_0 \overline{S}_1 \overline{S}_0 + A_1 \overline{S}_1 S_0 + A_2 S_1 \overline{S}_0 + A_3 S_1 S_0.$ 

Возможна коммутация из 4 в 1, из 8 в 1, из 16 в 1 и т. д. В общем случае, если n — число адресных входов, а  $M = 2^n$  — максимальное коли-



Рис. 19.7. Общий вид мультиплексора

чество входных линий (рис. 19.7), то уравнением для мультиплексора «из *M* в 1» будет:

$$F=\sum_{i=0}^{M-1}A_im_i,$$

где  $m_i$  — минтерм *n*-адресных переменных ( $n = \log_2 M$ ),  $A_i$  — информация, приходящая на *i*-ую входную линию связи. Мультиплексирование можно выполнять пирамидальным каскадированием мультиплексоров.

Двухкаскадный мультиплексор. Пример мультиплексирования из 16 в 1 с помощью каскадирования мультиплексоров из 4 в 1 представлен на рисунке 19.8.

Предположим, нужно спроектировать мультиплексор 16 в 1. Выходная функция мультиплексора 16 в 1 описывается формулой:

$$F = \sum_{i=0}^{15} A_i m_i$$
.

Мы имеем шестнадцать слагаемых, каждое из которых — конъюнкция пяти аргументов.

При повышении разрядности мультиплексоров возрастает сложность реализации, возникает задача деления схемы на составные части.



Рис. 19.8. Двухкаскадный мультиплексор

Мультиплексор 16 в 1 можно реализовать на мультиплексорах 4 в 1. У мультиплексоров 16 в 1 адрес состоит из 4-х разрядов — его можно разбить на две части и воспользоваться мультиплексорами, у которых адрес двухразрядный, то есть мультиплексорами 4 в 1.

Реализация логических функций на мультиплексоре. Спроектируем устройство на мультиплексоре, которое выполняет функцию: F(x, y, z) = (1, 3, 5, 6, 7). В правой части равенства находятся номера минтермов, на которых функция принимает единичное значение.

Таблица 19.5

<b>S</b> <sub>1</sub>	S <sub>0</sub>		
x	У	z	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

#### Логика работы мультиплексора 4 в 1 для реализации функции трех переменных



**Рис. 19.9.** Реализация на мультиплексоре функции *F*(*x*, *y*, *z*) = (1, 3, 5, 6, 7)

Если на адресные входы  $S_1$  и  $S_2$  подать сигналы x и y, то в соответствии с таблицей 19.5 на входные линии связи информация должна быть подана так, как показано на рисунке 19.9.

## 19.4. Демультиплексоры

Демультиплексор (рис. 19.10) служит для восстановления мультиплексированной информации. Информация с единственного входа A передается на один из выходов, определяемый адресом  $S_1$ ,  $S_2$  ... (табл. 19.6).



Рис. 19.10. Обозначение демультиплексора

В соответствии с таблицей 19.6, общее уравнение демультиплексора имеет вид:

$$F_i = Am_i$$
,

где  $i = 0, ..., (2^n - 1); n$  — количество адресных входов.

Таблица 19.6

Логика работы демультиплексора 1 в 4

<b>S</b> <sub>1</sub>	<b>S</b> <sub>2</sub>	F <sub>0</sub>	<b>F</b> <sub>1</sub>	<b>F</b> <sub>2</sub>	<b>F</b> 3
0	0	А	0	0	0
0	1	0	А	0	0
1	0	0	0	А	0
1	1	0	0	0	А

## 19.5. Арифметико-логические устройства

Арифметико-логическими устройствами (АЛУ) называются функциональные блоки цифровых систем, выполняющие заданный набор арифметических и логических операций над двумя многоразрядными операндами.

Обычно АЛУ выполняет 16, 8 или 4 логические функции, принадлежащие либо к полному набору (конъюнкция, дизъюнкция, инверсия, исключающее ИЛИ и т. д.), либо к какой-либо его части, состоящей из наиболее часто применяемых функций.

Арифметические операции в АЛУ выполняются на основе логических операций, причем в состав арифметических операций обязательно входят сложение и вычитание. На рисунке 19.11 изображена схема од-



Рис. 19.11. Схема одного разряда АЛУ

ного разряда АЛУ. Выбор выполняемой операции определяется комбинацией управляющих сигналов  $M_0M_1$  ...  $M_{m-1}$ . Сокращения, представленные на схеме: СФЛФ — схема формирования логической функции, СФВФ — схема формирования вспомогательной функции, СФП — схема формирования переноса.

В таблице 19.7 представлен набор из операций АЛУ и вспомогательных функций.

Примеры.

 $F_{A}^{3} = \overline{A} + 1 + C_{0}$  при  $C_{0} = 0$  — перевод числа в дополнительный код.

 $F_{\!A}^{15}=\!A\!+\!A\!+\!C_0\,$ при $C_0\!=\!0$ — умножение Aна 2: сдвиг на один разряд влево.

С целью упрощения АЛУ арифметические операции  $F_A$  реализуются на базе логических  $F_{\pi}$  в соответствии с выражениями:

$$F_{A_i} = F_{\Pi_i} \quad C_i = F_{\Pi_i} \oplus C_i$$

где:

$$F_{A_i} = f(A_i, B_i, C_i);$$
  
 $F_{\pi_i} = f(A_i, B_i);$ 

 $A_i$  и  $B_i$  — операнды,

С<sub>i</sub> — арифметический перенос из предыдущего разряда.

<b>M</b> 4	<b>M</b> 3	<b>M</b> 2	<b>M</b> 1	Логические операции <i>M</i> <sub>0</sub> = 1	Арифметические операции <i>M</i> <sub>0</sub> = 0	G <sub>i</sub>	P <sub>i</sub>
0	0	1	1	$F_{n}^{0} = 0$	$F_{\rm A}^{\rm 0} = (1) + C_{\rm 0}$	0	1
1	0	1	1	$F_n^1 = AB$	$F_{\rm A}^1 = (AB) + 1 + C_0$	AB	1
0	1	1	1	$F_n^2 = A\overline{B}$	$F_A^2 = (A\overline{B}) + 1 + C_0$	AB	1
1	1	1	1	$F_n^3 = A$	$F_A^3 = \overline{A} + 1 + C_0$	А	1
0	0	1	0	$F_n^4 = \overline{A}B$	$F_A^4 = (A + \overline{B}) + AB + C_0$	AB	$A + \overline{B}$
1	0	1	0	$F_n^5 = B$	$F_A^5 = (A + \overline{B}) + AB + C_0$	AB	$A + \overline{B}$
0	1	1	0	$F_n^6 = A \oplus B$	$F_A^6 = A + \overline{B} + C_0$	AB	$A + \overline{B}$
1	1	1	0	$F_n^7 = A + B$	$F_A^7 = (A + \overline{B}) + A + C_0$	А	$A + \overline{B}$
0	0	0	1	$F_{n}^{8} = \overline{A + B}$	$F_A^8 = (A+B) + C_0$	0	A+B
1	0	0	1	$F_n^9 = A \sim B$	$F_A^9 = (A+B) + C_0$	AB	A+B
0	1	0	1	$F_{\pi}^{10} = \overline{B}$	$F_A^{10} = (A+B) + A\overline{B} + C_0$	AB	A+B
1	1	0	1	$F_n^{11} = A + \overline{B}$	$F_{A}^{11} = (A + B) + A + C_{0}$	А	A+B
0	0	0	0	$F_{\pi}^{12} = \overline{A}$	$F_A^{12} = A + C_0$	0	А
1	0	0	0	$F_n^{13} = \overline{A} + B$	$F_A^{13} = A + (AB) + C_0$	AB	А
0	1	0	0	$F_n^{14} = \overline{AB}$	$F_A^{14} = A + (A\overline{B}) + C_0$	AB	А
1	1	0	0	$F_{n}^{15} = 1$	$F_A^{15} = A + A + C_0$	А	А

Набор операций и вспомогательных функций АЛУ

## 19.6. Схемы сравнения — двоичные компараторы

Компараторы — схемы сравнения, реализация условного оператора.

Самый простой компаратор реализует функцию сравнения двух операндов *A* и *B*:

$$F = \begin{cases} 1, & \text{если} \quad A = B; \\ 0, & \text{если} \quad A \neq B. \end{cases}$$

Работа такого компаратора (рис. 19.12) описана в таблице 19.8.

Таблица 19.7



Рис. 19.12. Обозначение компаратора 1

Таблица 19.8

Логика работы компаратора 1

Α	В	F
0	0	1
0	1	0
1	0	0
1	1	1

После определения функционирования устройства с помощью логической таблицы проектирование осуществляется в последовательности, описанной ранее:

- алгоритм;
- таблица работы;
- уравнения выходов;
- оптимизация уравнений  $F = \overline{A} \overline{B} + AB$ ;
- приведение уравнений к виду для выбранного схемотехнического базиса;
- реализация схемы.

Рассмотрим другой пример (рис. 19.13): требуется сравнить входные сигналы A и B, не только определив, равны они или не равны (то есть ограничиваясь двумя отношениями: =,  $\neq$ ), но и (в случае неравенства) установить, какой из них больше, а какой меньше. Следовательно, нужно фиксировать уже три отношения: >, <, =.

Алгоритм будет следующим (табл. 19.9):

- если *A* > *B*, то *G* = 1;
- если *A* <=*B*, то *G* = 0;
- если *A* < *B*, то *L* = 1;
- если *A* >= *B*, то *L* = 0.

$$\begin{array}{c|c} A & \hline & K \\ B & \hline & < \\ & = \\ & \neq \end{array} \quad \begin{array}{c} G \\ L \\ \end{array}$$

Рис. 19.13. Обозначение компаратора 2

Составив по таблице уравнения выходов, мы без труда спроектируем схему в выбранном схемотехническом базисе.

Таблица 19.9

#### Логика работы компаратора 2

Α	В	G	L
0	0	0	0
0	1	0	1
1	0	1	0
1	1	0	0

Задание. Используя одноразрядные компараторы, создайте схему многоразрядного компаратора для сравнения двух векторов на два (=, ≠) и три (>, <, =) отношения.

Спроектируем двухразрядный компаратор как единую схему, то есть такое устройство, которое сможет сравнивать двухразрядные двоичные числа  $A_2A_1$  и  $B_2B_1$  (рис. 19.14). Его работа описана в таблице 19.10.



Рис. 19.14. Обозначение двухразрядного компаратора

Составив по таблице оптимальные логические уравнения для G и L, спроектируем схему в выбранном схемотехническом базисе.

Таблица 19.10

<b>A</b> <sub>2</sub>	<b>A</b> <sub>1</sub>	<b>B</b> <sub>2</sub>	<b>B</b> <sub>1</sub>	G	L
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	1
0	1	1	1	0	1

#### Логика работы компаратора 3
<b>A</b> <sub>2</sub>	<b>A</b> <sub>1</sub>	<b>B</b> <sub>2</sub>	<b>B</b> <sub>1</sub>	G	L
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	0	0
1	0	1	1	0	1
1	1	0	0	1	0
1	1	0	1	1	0
1	1	1	0	1	0
1	1	1	1	0	0

Продолжение

#### Задание.

Спроектируйте двухразрядный компаратор (табл. 19.10) в схемотехнических базисах ТТЛ, ТТЛ с расширителем, ЭСЛ, ЭСЛ с монтажным ИЛИ, И<sup>2</sup>Л, на МОП-транзисторах и КМОП-парах транзисторов, а также в переходной схемотехнике.

# Глава 20

# СХЕМОТЕХНИКА МАТРИЦ. МАТРИЧНОЕ ПРОЕКТИРОВАНИЕ

Существует несколько типов матриц.

Базовые кристаллы (БК) — обычная кремневая пластина, где в первом слое размещены вентили. Для создания конкретного устройства создается второй слой (слой металлизации). Базовый кристалл — это что-то вроде конструктора, на котором можно спроектировать большое количество устройств.

Программируемые логические матрицы (ПЛМ) бывают биполярными и МОП. Как правило, они состоят из матриц ИЛИ и И.

;

ПЛМ реализует систему логических уравнений типа:

$$\begin{vmatrix} y_1 = x_1 x_2 \overline{x}_3 + x_1 \overline{x}_2 x_3 \\ y_2 = x_2 \overline{x}_4 + x_5; \\ \dots \\ y_k = \overline{x}_2 + x_3 \overline{x}_4. \end{vmatrix}$$

Особенность  $\Pi Л M$  в том, что она реализует оптимизированные логические уравнения. Основная ее задача — это уменьшение количества аргументов в конъюнкциях (то есть соответствующих им диодов в биполярной ПЛМ) и количества слагаемых в уравнениях (то есть соответствующих им транзисторов в биполярной ПЛМ).

Постоянные запоминающие устройства (ПЗУ) — это матрица, в которой «записаны» логические таблицы устройств или константы. Длина столбца таблицы зависит от количества аргументов функции.

Запоминающие устройства (ЗУ). В отличие от ПЗУ информацию в ЗУ можно изменять постоянно.

# 20.1. Классификация полупроводниковых запоминающих устройств

Запоминающие устройства с произвольной выборкой (ЗУПВ). Информацию можно многократно записывать и считывать. К запоминающим ячейкам можно обращаться в любом порядке. Время обращения ко всем ячейкам одинаково. Постоянные запоминающие устройства. Их отличительная черта: с них легко считывать, но трудно записывать информацию.

ПЗУ с масочным программированием. Информация программируется изготовителем на этапе создания ИС единственный раз. Программирование производится с помощью масок оксидов или масок металлизации.

Программируемые ПЗУ (ППЗУ). Они могут быть запрограммированы единственный раз, причем не только изготовителем, но и потребителем. ППЗУ представляет собой схему, в которой матрица заполнена единицами или нулями. В дальнейшем с помощью специального оборудования в ней можно по своему усмотрению выжечь плавкие перемычки и получить требуемую матрицу.

Стираемые ППЗУ (СППЗУ). Информация стирается во всех запоминающих элементах с помощью ультрафиолетового облучения. Новую информацию можно записать электрическим способом. Такие ПЗУ можно перепрограммировать много раз (информация хранится до 10 лет).

ПЗУ, программируемые электрическим током (ЭППЗУ). К ним относят ПЗУ, которые также перепрограммируются многократно, но информация стирается и записывается с помощью электрического тока.

## 20.2. Запоминающие устройства с произвольной выборкой

Запоминающее устройство с произвольной выборкой (ЗУПВ) состоит из запоминающих элементов (ЗЭ), дешифратора адреса, регистра памяти и схемы управления записью–считыванием (рис. 20.1).

В основе ЗУПВ — матрица ЗЭ (триггеров). Существуют строковые ЗУПВ и с доступом к каждому ЗЭ.

Извлечение информации из матрицы производится с помощью соответствующего дешифратора. Когда в дешифратор поступает код адреса  $x_1x_2x_3 \dots x_m$ , выходные сигналы дешифратора выбирают строку ЗЭ, соответствующую данному коду.

Регистр предназначен для считывания строк или разрядов. Количество столбцов в матрице ЗЭ соответствует количеству триггеров (Т) в регистре. В качестве схем сопряжения могут быть использованы усилители считывания (УС), стоящие на выходах триггеров выходного регистра.

Запоминающие элементы ЗУПВ могут быть как на биполярных, так и на МОП-транзисторах.



Рис. 20.1. Структурная схема ЗУПВ

#### 20.2.1. Биполярный запоминающий элемент ЗУПВ

Биполярный ЗЭ представляет собой *RS*-триггер, в котором ко вторым эмиттерам биполярных транзисторов подключены разрядные линии прямых и инверсных выходов.

По разрядным линиям осуществляется запись и считывание информации (рис. 20.2).



Рис. 20.2. RS-триггер на биполярных транзисторах

#### 20.2.2. МОП-запоминающий элемент ЗУПВ

В основе МОП ЗЭ (рис. 20.3) находятся МОП-инверторы с обратными связями, соединяющими выход одного инвертора со входом другого.

Для адресации (доступа) к каждому запоминающему элементу использованы последовательно включенные МОП-транзисторы  $T_1-T_2$  и  $T_3-T_4$ , на затворы которых подаются разрешающие сигналы x и y, выдаваемые дешифраторами строк и столбцов.



Рис. 20.3. RS-триггер на МОП-транзисторах с адресацией X, Y

Эти сигналы соответствуют координатам запоминающего элемента по осям X и Y. При адресации к конкретному ЗЭ разрешающие сигналы откроют транзисторы  $T_1 - T_2$  и  $T_3 - T_4$ , создав проводящую цепь между RS-триггером и разрядными линиями, по которым осуществляется запись и считывание информации.

## 20.3. ПЗУ

## 20.3.1. Строковое ПЗУ

Строковое ПЗУ соответствует полной матрице системы логических функций (рис. 20.4). Сначала рассмотрим биполярные ПЗУ.



Рис. 20.4. Структура ПЗУ



Рис. 20.5. Схема — основа диодного ПЗУ

Основой биполярных ПЗУ (рис. 20.6) является простая диодно-резистивная схема (рис. 20.5).

Когда плавкая перемычка разрушается, разрушается связь между элементом и матрицей, что соответствует его отсутствию. Если перемычка не разрушена, ток течет согласно рисунку при подаче на вход высокого уровня напряжения (логической единицы для положительной логики).

Падение напряжения на резисторе даст на выходе высокий уровень напряжения — логическую единицу. Таким образом, в диодных матрицах наличие диода соответствует записи логической единицы (рис. 20.6). Там, где существует диод, записана единица, а там, где его нет, — ноль.



Рис. 20.6. Строковое ПЗУ

#### 20.3.2. ПЗУ с выборкой одного разряда

На рисунке 20.7 изображено ПЗУ с выборкой одного разряда. Второй дешифратор из выбранной строки выбирает нужный разряд. Для упрощения на схемах присутствие диода отображается в виде небольшого крестика.



Рис. 20.7. ПЗУ с выборкой одного разряда

## 20.3.3. Программируемые биполярные ПЗУ

Для записи информации в программируемых ПЗУ пользователь должен пережечь перемычки у диодов там, где нужно записать логический ноль для положительной логики.

Программируемые ПЗУ содержат полную матрицу диодов с плавкими перемычками. В каждом узле содержится диод с плавкой перемычкой (рис. 20.8, *a*). Интегральная структура диода с плавкой перемычкой изображена на рисунке 20.8, *б*.



Рис. 20.8. Диод с плавкой перемычкой: а) обозначение, б) интегральная структура

Алгоритм программирования нуля: необходимо подать на перемычку большой ток, который разогреет перемычку и расплавит ее, создав разрыв цепи, то есть фактически произойдет отключение диода от матрицы.

*Недостаток* ПЗУ с плавкой перемычкой в том, что при увеличении размерности ПЗУ увеличивается количество параллельно соединенных диодов (сложение паразитных емкостей), что приводит к снижению быстродействия матрицы ПЗУ.

#### 20.3.4. Масочно-программируемые ПЗУ

Рассмотрим масочно-программируемые МОП-ПЗУ, основой запоминающего элемента которого является обычный МОП-инвертор (рис. 20.9).

Рис. 20.9. МОП-инвертор — основа МОП-ПЗУ

Определим логику устройства. При подаче на вход инвертора сигнала запроса (логической единицы для положительной логики) при наличии транзистора  $T_1$  на выходе должен быть логический ноль, при отсутствии транзистора — логическая единица.

Иными словами:

- существует транзистор в узле матрицы записан (снимается) логический 0;
- нет транзистора в узле матрицы записана логическая 1.

МОП-ПЗУ, построенное на МОП-инверторах по вышеописанной логике, изображено на рисунке 20.10.

Работа МОП-ПЗУ описывается следующим образом. Там, где нет МОП-транзистора, на усилитель считывания проходит высокий уровень напряжения.

При подаче сигнала по словарной шине на затворах *n*-МОП-транзисторов имеется положительный потенциал. Когда транзисторы открываются, на усилители считывания подается низкий уровень напряжения логический ноль.

Масочно-программируемые МОП-ПЗУ программируются изготовителем окисла на этапе создания (рис. 20.11) или металлизации (рис. 20.12).





Рис. 20.10. Структура МОП-ПЗУ

Изъятие МОП-транзистора в первом случае происходит за счет изменения толщины оксидного слоя под затворами [нет тонкого оксидного слоя (есть изолирующий толстый слой) — нет транзистора, рис. 20.11]; во втором — за счет топологии шин металлизации, не проходящих над тонкими оксидными слоями «отсутствующих» транзисторов (структуры транзисторов есть, но они отключены от входных сигналов, рис. 20.12).

Программирование ПЗУ на обычных МОП-транзисторах возможно только один раз. Если использовать вместо МОП-транзисторов лавинно-инжекционные МОП-транзисторы, то ПЗУ можно сделать многократно перезаписываемыми (стираемыми).



**Рис. 20.11.** Топология МОП-ПЗУ. Тип 1



Рис. 20.12. Топология МОП-ПЗУ. Тип 2

#### 20.3.5. Стираемые ПЗУ

В качестве логического транзистора МОП-инвертора используется МОП-транзистор с плавающим затвором (ПЛМОП). Его отличие от обычного транзистора состоит в дополнительной вставке (рис. 20.13).



Рис. 20.13. МОП-транзистор с плавающим затвором

Рассмотрим работу ПЗУ на ПЛМОП-транзисторах.

Стирание информации (обнуление матрицы). Стирание информации осуществляется засветкой всей матрицы ультрафиолетовыми лучами. Под их воздействием плавающий затвор освобождается от носителей (электроны, которые могли находиться в зонах плавающих затворов от предыдущих циклов записи информации, возбуждаются ультрафиолетовым светом и «стекают» на подложку).

В результате плавающие затворы всех запоминающих элементов освобождаются от электронов, что соответствует обнулению всей матрицы ПЗУ.

Запись. К затворам тех ЗЭ, в которые требуется записать логическую единицу, прикладывается напряжение порядка 25–40 В. Электроны из подложки притягиваются в плавающий затвор и остаются там после снятия напряжения. Электроны в плавающем затворе создают эффект записи логической единицы (имитация отсутствия транзистора, так как при подаче рабочих напряжений на затвор (5 В) экран из электронов в плавающем затворе будет препятствовать созданию канала). Существующая очень незначительная утечка электронов из плавающего затвора позволяет хранить информацию в таких ПЗУ до 10 лет.

Считывание. Если подать на затворы транзисторов напряжение выше порогового (например, выше 5 В), то транзисторы с электронами в плавающем затворе будут закрыты (на выходе — логическая единица), а транзисторы без электронов в плавающем затворе открыты (на выходе — логический ноль).

Замечание. В электрически программируемых ПЗУ в качестве логических транзисторов МОП-инвертора используются МНОП-транзисторы (металл-нитрид-оксид-полупроводник). Электрические заряды стираются и заносятся электрическим путем при подаче на затвор напряжения много выше рабочего. Заряд, создающий экран, хранится между нитридом и оксидом.

# 20.4. Применение ПЗУ. Примеры

## 20.4.1. Сумматор на ПЗУ

Продемонстрируем проектирование комбинационных схем на ПЗУ. Спроектируем, например, одноразрядный сумматор. Для начала определим входы и выходы устройства (рис. 20.14).



Рис. 20.14. Одноразрядный сумматор на ПЗУ

Входы: A и <br/> B — складываемые операнды, C — перенос из младшего разряда.

Выходы: *Р* — перенос в следующий разряд, *S* — младший разряд суммы *A* и *B*.

Так как ПЗУ хранят таблицы истинности, составим логическую таблицу работы проектируемого устройства (табл. 20.1).

Таблица 20.1

Логика работы одноразрядного сумматора

Α	В	С	Р	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



Рис. 20.15. Реализация сумматора на ПЗУ

Матрица ПЗУ будет хранить в своих столбцах табличное представление выходных функций одноразрядного сумматора *P* и *S*. Чтобы сделать многоразрядный сумматор, можно использовать сдвигающие регистры (рис. 20.15).

Следует отметить, что такой сумматор будет последовательным, то есть медленным с быстродействием, зависящим от разрядности операндов *A* и *B*.

#### 20.4.2. Счетчик на ПЗУ

Реализуем счетчик с основанием 8 на ПЗУ (рис. 20.16).

Матрица ПЗУ делится на две части (табл. 20.2). Для того чтобы получить первую строку, необходимо на дешифратор подать нули. При наличии всех нулей на входе диагональный дешифратор выдаст запрос на первую строку.



Рис. 20.16. Использование ПЗУ для реализации счетчика

Таблица 20.2

№ СИ	$Q_2^n$	<b>Q</b> <sup><i>n</i></sup> <sub>1</sub>	$Q_0^n$	<b>Q</b> <sub>2</sub> <sup><i>n</i>+1</sup>	<b>Q</b> <sub>1</sub> <sup><i>n</i>+1</sup>	<b>Q</b> <sub>0</sub> <sup><i>n</i>+1</sup>
1	0	0	0	0	0	1
2	0	0	1	0	1	0
3	0	1	0	0	1	1
4	0	1	1	1	0	0
5	1	0	0	1	0	1
6	1	0	1	1	1	0
7	1	1	0	1	1	1
8	1	1	1	0	0	0

Логика работы счетчика. К = 8

В результате запроса будет получен следующий адрес для дешифратора и непосредственно значение счетчика от первого синхроимпульса.

## 20.4.3. Генератор чисел на ПЗУ

Спроектируем на ПЗУ генератор чисел, вырабатывающий последовательность

$$5 \rightarrow 6 \rightarrow 12 \rightarrow 3 \rightarrow 4 \rightarrow 7$$

Используем тот же алгоритм, что и для счетчика. Для результирующей части в данном случае потребуется четыре разряда, а для адресной — три разряда (рис. 20.17).



Рис. 20.17. Реализация на ПЗУ генератора чисел 5  $\rightarrow$  6  $\rightarrow$  12  $\rightarrow$  3  $\rightarrow$  4  $\rightarrow$  7

## 20.4.4. Хранение в ПЗУ графических образов и текстовых символов

ПЗУ можно использовать для хранения текстового символа (рис. 20.18).



Рис. 20.18. Текстовый символ

В таблице 20.3 размерностью 5×7 приведен пример хранения образа одной из букв кириллического шрифта (Ж).

По этому же принципу в ПЗУ можно хранить растровые черно-белые изображения.

Таблица 20.3

Табличный образ кириллического символа

1	0	1	0	1
0	1	1	1	0
0	0	1	0	0
0	1	1	1	0
1	0	1	0	1
1	0	1	0	1
1	0	1	0	1

Задание. Разработайте алгоритмы хранения цветных растровых изображений с использованием ПЗУ.

## 20.4.5. Хранение в ПЗУ оцифрованного сигнала

Поскольку ПЗУ хранит константы, оно может сохранять все, что описывается числовой формой, например оцифрованный аналоговый сигнал (рис. 20.19, *a*).

При воспроизведении с использованием цифро-аналогового преобразователя (ЦАП) качество цифровой формы отличается от первоначального аналогового сигнала. Схема преобразования выглядит так, как показано на рисунке 20.19, б.



Рис. 20.19. Использование ПЗУ для хранения оцифрованных аналоговых сигналов: *a*) график аналогового сигнала с линейной аппроксимацией через определенные временные интервалы; б) схема воспроизведения цифровой записи

Так как в памяти матрицы последовательно записывается двоичный код амплитуд любого аналогового, в том числе и звукового, сигнала через определенные интервалы времени, то при «считывании» из памяти воспроизводится аппроксимирующая по узлам функция (цифровая запись), отличная от первоначальной аналоговой. Это и дает искажение при воспроизведении. Чем больше шаг дискретизации, тем сильней искажение, но и меньше объем памяти для хранения этой записи.

## 20.5. Программируемые логические матрицы

## 20.5.1. Основной вентиль биполярной ПЛМ

Проектирование на программируемых логических матрицах (ПЛМ) относится к матричному проектированию. Виды проектирования:

- транзисторное проектирование (можно проектировать любые устройства, но это трудоемкое занятие), основной компонент проектирования — транзистор;
- вентильное проектирование (наиболее распространенное), основной компонент проектирования вентиль;
- матричное проектирование (вначале БК, постоянные запоминающие устройства (ПЗУ), применялись только как элементы памяти, а позже их стали использовать для построения любых цифровых устройств, ПЛМ).

С точки зрения аппаратной оптимизации, ПЛМ лучше, чем ПЗУ, так как хранит не логические таблицы, а оптимальные логические уравнения.

*Пример.* Реализуем на ПЛМ следующую систему функций (рис. 20.20).





В соответствии с системой логических уравнений, у разрабатываемой ПЛМ имеется три входа и три выхода. Реализуем первое уравнение на транзисторах в виде вентиля. Примем во внимание, что конъюнкцию реализует диодная сборка, а дизъюнкцию — параллельное соединение эмиттерных повторителей (табл. 20.4).

Таблица 20.4

Α	B	<i>T</i> <sub>1</sub>	<i>T</i> <sub>2</sub>	Выход	
0	0	Закрыт	Закрыт	0	0
0	1	Закрыт	Насыщен IR <sub>3</sub>		1
1	0	Насыщен	Закрыт	IR <sub>3</sub>	1
1	1	Насыщен	Насыщен IR <sub>3</sub>		1

Логика работы вентиля биполярной ПЛМ

Из таблицы видно, что объединение выходов эмиттерных повторителей (на транзисторах  $T_1$  и  $T_2$ ) реализуют логическую функцию дизъюнкции.

Вентиль — основа биполярной ПЛМ — будет выглядеть так, как показано на рисунке 20.21.



## 20.5.2. Построение ПЛМ

ПЛМ содержит две матрицы (рис. 20.22):

- диодную матрицу, реализующую конъюнкции [одна строка (диодная сборка) соответствует одной конъюнкции];
- транзисторную матрицу, реализующую дизъюнкции (один столбец соответствует параллельному соединению эмиттерных повторителей).



Рис. 20.22. Схема биполярной ПЛМ

ПЛМ, в отличие от ПЗУ, не содержит дешифратора.

Любая функция при реализации должна быть проверена на наличие одинаковых конъюнкций, чтобы не использовать в матрице И одинаковые строки. Матрица ИЛИ реализуется так, как показано на рисунке 20.22. Столбцов в ней столько, сколько уравнений. Транзистор подключается эмиттером к вертикальной линейке (шине выхода), базой — к горизонтальной линейке (строке конъюнкции).

Крестиками на схеме отмечено местоположение компонентов (диодов или транзисторов). Реализовать сколь угодно сложную систему логических уравнений на базе ПЛМ можно, приведя уравнения к минимальной дизъюнктивной нормальной форме. Проблема, связанная с применением ПЛМ в том, что из-за параллельного соединения компонентов возникают большие паразитные емкости. Чем больше уравнений нужно реализовать, тем крупнее схема. Задержка таких матриц увеличивается со сложностью схемы, определяемой количеством реализуемых уравнений и конъюнкций.

## 20.5.3. Использование ПЛМ без триггеров в сложных устройствах

Для аппаратной реализации различных алгоритмов работы цифровых устройств ПЛМ можно использовать как память (рис. 20.22) или матрицу, содержащую несколько устройств (рис. 20.23).

# 20.5.4. Реализация на одной ПЛМ нескольких устройств

В устройстве, которое реализовано схемой, изображенной на рисунке 20.23, последовательно включены три схемы, не содержащие триггеров:

- ПК преобразователь кодов генератора чисел;
- ПЛМ память, хранящая информацию (например, команды);
- схема сравнения.



Рис. 20.23. Использование ПЛМ без триггеров в сложных устройствах

Такое включение можно реализовать на одной ПЛМ (рис. 20.24). Возможны различные варианты размещения схем на одной ПЛМ.

Задание. Придумайте алгоритм работы схемы, в которой при использовании одной-единственной ПЛМ без триггеров размещалось бы несколько различных устройств.



Рис. 20.24. Реализация на одной ПЛМ нескольких устройств

#### 20.5.5. ПЛМ с триггерами

На основе ПЛМ можно строить и последовательностные схемы. Это удается, если в ПЛМ, помимо матриц И и ИЛИ, использовать триггеры (рис. 20.25).

ПЛМ с периферийными триггерами позволяет реализовать любое устройство, описываемое системой логических уравнений:

$$\begin{cases} y_1 = f(x_0, x_1, \dots, x_{m-1}, Q_1^n, \dots, Q_k^n); \\ \vdots \\ y_n = f_n(x_0, x_1, \dots, x_{m-1}, Q_1^n, \dots, Q_k^n); \end{cases}$$

где

 $x_0, x_1, ..., x_{m-1}$  — переменные (входы ПЛМ);  $Q_1^n, ..., Q_k^n$  — состояния триггеров (выходы триггеров);  $y_1, ..., y_n$  — выходные функции устройства (выходы ПЛМ).

В подобных ПЛМ некоторые выходы матрицы И соединены со входами триггеров, а выходы триггеров — со входами матрицы И. Для удобства получения как прямых, так и инверсных значений  $y_1, ..., y_n$  используют плавкие перемычки, которые по необходимости пережигаются в нужных местах.

В примере, изображенном на рисунке 20.25, типичные характеристические уравнения последовательностного устройства:

$$\begin{cases} y_1 = x_0 x_1 Q_2 + x_0 x_{m-1} Q_1 \\ \overline{y_1} = \overline{x_0 x_1 Q_2 + x_0 x_{m-1} Q_1} \end{cases}$$



Рис. 20.25. ПЛМ с триггерами

Как и в случае ПЗУ, существуют масочно-программируемые ПЛМ и ПЛМ, программируемые потребителем (путем пережигания плавких перемычек).

*Достоинство*. С увеличением количества входных переменных у ПЛМ увеличивается плотность записи информации в сравнении с ПЗУ.

*Недостаток*. Увеличение количества входов и выходов ПЛМ снижает ее быстродействие.

В том случае, когда размерность задачи велика и одной ПЛМ не хватает, можно воспользоваться приемом построения большой ПЛМ из нескольких меньших.

# Глава 21

# АВТОМАТИЗАЦИЯ ЭТАПОВ ПРОЕКТИРОВАНИЯ СБИС В ПЕРЕХОДНОЙ СХЕМОТЕХНИКЕ

# 21.1. Синтез математических моделей элементов и устройств переходной схемотехники. Алгоритмы

Большое количество работ посвящено синтезу логических (ЛЭ), запоминающих (ЗЭ) и специальных элементов (СЭ) [11, 42–47]. Рассматриваются вопросы синтеза биполярных [11, 42, 46, 47] и МОП-[44] электронных схем. В работе [42] задача синтеза ставится как задача построения логической схемы, содержащей минимальное количество логических элементов. Здесь единицей синтеза является ЛЭ, содержащий несколько транзисторов. Схемы проектируются из заданного набора компонентов: транзисторов и резисторов [42, 46, 47]. Авторы работы [42] сообщают, что после синтеза токового графа осуществляется реализация принципиальной схемы, затем отбираются наилучшие по электрическим параметрам варианты. Далее осуществляется топологическое проектирование на основе предварительной разработки топологии и структуры используемых компонентов. Сохраняется принцип дискретности интегральных схем (ИС), используется один из стандартных способов изоляции компонентов друг от друга.

В работах [42, 43, 45–47] проектирование интегральных структур устройств отсутствует. Предполагается использование тех же стандартных методов топологического проектирования. Описано улучшение электрических параметров ЛЭ, что достигается введением дополнительных компонентов [46, 47]. Это приводит к увеличению и без того большой площади элемента и к снижению плотности компоновки ИС.

Результатом синтеза являются электронные схемы в транзисторной схемотехнике, которые в БИС реализуются из структур и топологий транзисторов, диодов, резисторов и других компонентов с учетом обычных методов их изоляции. Такой подход к проектированию элементной базы ЭВМ является существенным недостатком систем автоматизированного синтеза.

В 1971 году был синтезирован логический элемент, положивший начало новому направлению в развитии микроэлектроники. Интегральная инжекционная логика представляет собой интегральную



Рис. 21.1. Интегральная инжекционная логика (И<sup>2</sup>Л): *a*) принципиальная схема И<sup>2</sup>Л в транзисторной схемотехнике; *б*) объединение компонентов транзисторно-резисторной схемы И<sup>2</sup>Л; *в*) интегральная модель И<sup>2</sup>Л; *г*) интегральная структура И<sup>2</sup>Л с торцевым инжектором (*p*<sub>0</sub>,*э<sub>i</sub>*); *д*) математическая модель И<sup>2</sup>Л в переходной схемотехнике; *e*) структурная формула И<sup>2</sup>Л с торцевым инжектором

структуру, в которой отдельные полупроводниковые области могут входить в состав различных транзисторов [48].

На рисунке 21.1 изображена схема  $M^2$ Л в транзисторной и переходной схемотехниках. Если рассматривать структуру  $M^2$ Л (рис. 21.1, *г*) с точки зрения транзисторной схемотехники, то в области  $p^E$  совмещены резистор  $R_0$  и эмиттер первого транзистора, в области  $n^{\perp}$  — база первого и эмиттер второго транзисторов, в области  $p^{F_{\text{BX}}}$  — коллектор первого и база второго транзисторов. В такой структуре нет дискретных (изолированных) транзисторов. Например, в ней при двух транзисторных структурах всего три p-n-перехода.

Инжекционный элемент относится к классу функционально-интегрированных элементов (ФИЭ), развитие которых сулит большие перспективы. По сравнению с применяемыми элементами ТТЛ и ЭСЛ, его энергодинамический параметр (мощность, помноженная на задержку) меньше на несколько порядков.

В работах [11, 49] описаны принципы конструирования ФИЭ. Однако проектирование ФИЭ в них осуществляется на базе избыточной транзисторной схемотехники за счет возможного совмещения полупроводниковых областей.

Автоматизация синтеза ФИЭ возможна одним из двух путей синтеза:

- синтез моделей ФИЭ большей размерности на основе начального приближения (метод одного и двух *p*-*n*-переходов);
- 2) синтез функциональной части графов заданной интегральной структуры (в частности, деревьев *p*-*n*-переходов), где под функциональной частью понимается совокупность внешних воздействий на конкретные полупроводниковые области в виде напряжений или токов, а также закрепление информационных функций (вход, выход) за определенными полупроводниковыми областями.

При синтезе ФИЭ используются различные приемы и алгоритмы. Один из них реализован в программе автоматизированного синтеза математических моделей ФИЭ, в которой применяются принципы, использованные при создании инжекционного инвертора [48]:

- совмещение полупроводниковых областей одного типа проводимости, имеющих одинаковый потенциал ( $F_i = F_j$ );
- замена резисторов, через которые в различных статических режимах текут примерно одинаковые токи, интегральными источниками тока.

В качестве результирующих моделей ФИЭ получаются связанные графы (в частности, деревья *p*-*n*-переходов).

Рассмотрим синтез ФИЭ методом склеивания одним  $p\!-\!n$ -переходом на примере класса ТТЛ с простым инвертором.

В таблице 21.1 продемонстриована работа этого метода. Для двух транзисторов n-p-n-типа возможны только три варианта синтеза, из которых два являются идентичными с точки зрения интегральной структуры. При таком подходе синтез является направленным, то есть из рассмотрения исключаются остальные 117 вариантов, неоптимальных с точки зрения площади ЛЭ, если в качестве элемента синтеза берется транзистор, а в качестве схемотехники — транзисторная схемотехника [46, 47].

В каждом варианте синтеза ФИЭ подпрограмма анализа определяет работоспособность полученных ФИЭ с учетом дополнительного p-n-перехода.

Модель интегральной структуры в виде дерева p-n-переходов может быть представлена несколькими интегральными структурами. Эпитаксиально-планарная технология допускает три вложения p-n-переходов (эмиттерная, базовая и изолирующая диффузии), поэтому практически реализуемый в этой технологии элемент должен в качестве модели иметь дерево, диаметр которого не превышает шести.

#### Таблица 21.1

Ν N⁰ Деревья (модели интегральных *p*-*n*-структур) Количество дерева ИС в ЭПТ **9** 1.1 1 1.1 1 2 **2**.1 2.1 2 3 • 3.1 3.1 2 4 4.1 4 4 2 4.2 3 4 1 5 5.1 2 5.1 5.3 a 5.2 4 5.3 2 6.1 6.2 2 6 6.1 6.2 3 6.3 4 6.4 5 6.5 2 6.3 64 65 6.6 2 6.6 7.2 7.1 7 7.1 1 a 7.2 2 7.3 2 7.4 3 3 7.5 3 7.6 7.7 4 7.8 2 2 7.9 7.10 4 7.9 7.10 7.11 7.11 5

Логика работы одноразрядного сумматора

Модель ФИЭ ТТЛ, изображенную на рисунке 21.2,  $\delta$ , возможно реализовать тремя интегральными структурами. Для каждой из них надо провести анализ и параметрическую оптимизацию с учетом конкретной структурно-топологической реализации, так как все транзисторы  $(T_1, T_2, a \text{ также возникающие паразитные транзисторы})$  могут сильно влиять на работоспособность элемента.

420



Рис. 21.2. Синтез ФИЭ в классе ТТЛ с простым инвертором методом склеивания одним *p*-*n*-переходом: *a*) принципиальная схема ТТЛ, *б*) маломощная ТТЛ, *в*) МТТЛ с источником тока, *г*) принципиальная схема ТТЛ в переходной схемотехнике, *д*) варианты моделей ФИЭ, *е*) табличный алгоритм синтеза ФИЭ ТТЛ

Другой метод синтеза ФИЭ: наращивание его размерности с помощью перехода или дерева размерностью N = 3 (табл. 21.2). Он объединяет в себе функциональную интеграцию и введение вместо резисторов интегрального источника тока.

На рисунке 21.3 демонстрируется возможность создания различных интегральных структур. На основе модели (рис. 21.3, *a*) может быть реализована одна интегральная структура в ЭПТ, на основе модели (рис. 21.3, *б*) — три структуры, на основе модели (рис. 21.3, *в*) — ни одной, если не делить эту модель на части.

Очень показательным является машинный эксперимент, проведенный по этому методу, где в качестве начального приближения был выбран обычный биполярный инвертор (рис. 21.4).



Рис. 21.3. Варианты моделей ФИЭ: *a*) модель структуры ФИЭ, имеющая в ЭПТ одну реализацию, *б*) модель ФИЭ ТТЛ, имеющая в ЭПТ три реализации, *в*) модель ФИЭ, требующая перехода к многослойным ИС

Если в качестве дополнительного дерева брать p-n-p-дерево с подачей напряжения питания на одну из областей и при этом задавать режим двух совмещений, получаются две математические модели интегральной логики, одна из которых известна и используется, а другая — нет.

При выборе n-p-n-дерева в качестве дополнительного дерева синтезируются три модели ФИЭ: многоколлекторного, многоэмиттерного транзисторов и схемы НСТЛ. Все получаемые элементы имеют размерность N = 4.

Алгоритм и таблица синтеза представлены далее в таблице 21.2. Большой объем и сложность вычислений при создании ФИЭ (элементов переходной схемотехники) требуют автоматизации этого процесса.

Программа моделирования, включающая в себя процедуры синтеза моделей ФИЭ по различным алгоритмам, генерации интегральных



**Рис. 21.4.** Пример синтеза ФИЭ методом склеивания с деревом *N* = 3: *a*) принципиальная схема инвертора в транзисторной схемотехнике, *б*) начальное приближение в *p*-*n*-схемотехнике, *в*) модель дерева для наращивания размерности ФИЭ

структур по заданной модели и анализа этих структур, работает в следующих режимах.

- Синтез модели в результате объединения по определенным правилам моделей меньшей размерности. Результатом работы данного режима является графовая абстрактная модель элемента, содержащая минимальное число вершин при заданной функциональной части.
- 2. Восстановление принципиальной схемы полученной модели ФИЭ в транзисторной схемотехнике с учетом всех паразитных транзисторов.
- 3. Генерация интегральных структур по математической модели, полученной в первом режиме. Она повторяется многократно из-за неоднозначности представления модели. В этом режиме можно задавать ограничения на конкретную технологию. Тогда число возможных физических реализаций будет гораздо меньше. Если же не задавать ограничений на технологию, будет проведена полная генерация всех возможных физических структур, то есть с моделированием новых структур ФИЭ будут проектироваться и реализующие их технологии.
- 4. Определение параметров моделей компонентов конкретной физической структуры с учетом минимальных допусков на размеры, а также с учетом электрофизических характеристик различных полупроводниковых областей.
- 5. Исследование характеристик готовой модели: определение работоспособности, расчет передаточной характеристики, определение функции ФИЭ, расчет статических и динамических параметров конкретной интегральной структуры ФИЭ.

Моделирование элементной базы СБИС возможно в трех вариантах:

- абстрактный синтез ФИЭ (режимы 1, 2, 5);
- полный синтез ФИЭ (режимы 1, 2, 3, 4, 5);
- моделирование задаваемой абстрактной модели ФИЭ (режимы 2, 3, 4, 5).

Пример абстрактной модели ФИЭ приведен на рисунке 21.5.



Рис. 21.5. Модель повторителя

Существует несколько алгоритмов синтеза.

Алгоритм 1. Выбирают размерность (например, N = 4) и тип графа (например, дерево). С точки зрения переходной схемотехники, это тиристор.

Таблица 21.2

Результаты машинного синтеза ФИЭ методом наращивания размерности с помощью дерева размерностью N = 3 (задаваемое количество совмещений областей равно 2)

	Принципиальная схема в транзисторной схемотехнике	Bbix Bbix	⊶⊐∔√−∣	مسر پاہدا مسر پار جا	
и синтеза	Модель ФИЭ	$\begin{array}{c} n_2^{\perp}  p_1^{\Gamma_{\text{EX}}}  n_3^{\text{E}} \\ \bullet  \bullet  \bullet \\ \bullet  \bullet  \bullet \\ \bullet \\$	$n_2^{\perp} p_1^{Fex} n_3^{E}$	n <sub>2</sub> p <sub>1</sub> n <sub>3</sub>	
Результать	Совмещение	n2 p1 n3			
	Элемент	Транзистор	Многоколлекторный транзистор (МКТ)	Многоэмиттерный транзистор (МЭТ)	
	4		u u	u	
	e	и		u	
	2	ч	ч		
	-	d	d	d	
	Узлы		u-d-u	дерево	
		9ональное приближение	Варианты СИФ беэтниэ		

Продолжение

Результаты машинного синтеза ФИЭ методом нарацивания размерности с помощью дерева размерностью N = 3 (задаваемое количество совмещений областей равно 2)



Дальнейшие действия осуществляются в следующей последовательности.

1. Выбор структуры математической модели (графа). Назначение типов вершин (выбор только из *p*- и из *n*-типов). Назначение управления (*E*<sub>1</sub>, *E*<sub>2</sub>, ...). Увлекаться полным перебором — трудоемкое и бессмысленное занятие. Легче задать некоторые критерии оптимальности, по которым и назначить управление.

**2.** Назначение входов и выходов (вх<sub>1</sub>, вх<sub>2</sub>, ..., вых<sub>1</sub>, вых<sub>2</sub>, ...).

3. Синтез эквивалентной схемы по математической модели (например рис. 21.6).

По возможности все эти процессы следует автоматизировать.



Рис. 21.6. Эквивалентная транзисторная схема И<sup>2</sup>Л

4. Задание параметров транзисторов. Если после моделирования передаточной характеристики схемы с заданными параметрами транзисторов, вы получили четкую «ступеньку», то есть четко просматриваются уровни нуля и единицы, синтез можно считать удачным (рис. 21.7).



Рис. 21.7. Моделирование передаточных характеристик

5. Построение интегральных структур (рис. 21.8).



**Рис. 21.8.** Варианты структур: *a*) с вертикальными транзисторными структурами, б) с горизонтальной структурой инжектирующего транзистора

Чем сложнее модель, тем больше возможных структур. Самый простой способ: в качестве содержащей области выбрать либо область питания, либо «землю». Когда будет построена структура, определятся параметры рабочих и паразитных транзисторов.

6. Вернемся к п. 4, но уже с новыми параметрами транзисторов. Может случиться, что «ступенька» передаточной характеристики превратится в прямую или кривую. В этом случае сделаем вывод, что при данных параметрах транзисторов и технологии структура неработоспособна и требуется изменение параметров транзисторов или структуры в целом.

Самое надежное моделирование, хотя и более трудоемкое, — моделирование физической структуры элемента, а не моделирование его эквивалентной транзисторной схемы.

**7.** Если же полученный результат нас устраивает, завершаем моделирование; в противном случае производим оптимизацию структуры и ее параметров.

Этот алгоритм синтеза ФИЭ отличается тем, что изначально задается модель структуры.

#### Алгоритм 2.

**1.** Задаем размерность структуры — количество вершин различного типа (например, N = 7).

2. Создаем таблицу, в столбцах которой расположены номера вершин графа модели ФИЭ, управление и назначение. В строках «разбрасываем» компоненты — транзисторы и пр. (табл. 21.3).

Для транзистора  $T_1$  в строке задаем три физические области — две *n*- и одну *p*-типа. Это n-p-n-транзистор, где p — база, то есть к узлу 3 подключена база транзистора  $T_1$ .

 $T_2$  — транзистор  $n\!-\!p\!-\!n\!-$ типа, база которого тоже подключена к узлу 3, и т. д.

В этом методе сразу получается эквивалентная транзисторная схема.

Резисторы — области *р*-типа, которые формируются на этапе базовых диффузий.

Таблица 21.3

Назначение и управление	Вход	E		«Земля»	Выход
Узлы Компоненты	1	2	3	4	5
T <sub>1</sub>	n		p		n
T <sub>2</sub>		п	p		( n )
R			p		
T <sub>3</sub>		р		п	p

Алгоритм синтеза ФИЭ

Эта таблица задает связность компонентов между собой. А назначение задается в верхней нулевой строке таблицы.

3. В этой же таблице после задания узлам напряжения питания, «земли», входов и выходов производим «склеивание областей» (применяем принцип функциональной интеграции). «Склеивание» необходимо для оптимизации математической модели самой структуры и получения общей модели ФИЭ.

4. Построение математической модели ФИЭ путем «наложения» математических моделей компонентов на «каркас» общей модели (рис. 21.9).



Рис. 21.9. Модель ФИЭ. Алгоритм 2

Если к одному электрическому узлу подсоединены области разных типов ( $n_2$ ,  $p_2$ ), то физически будет существовать несколько областей с одинаковым потенциалом, что можно обеспечить, соединив эти области металлизацией.

5. Далее по общей математической модели проводим генерацию структур. Интегральных структур может быть много.

6. По сгенерированной интегральной структуре с учетом таблицы синтеза определяем параметры моделей транзисторов в конкретном случае и с учетом этих параметров моделируем (анализируем) транзисторные эквивалентные схемы.

7. Анализ результата. Если в передаточной характеристике получается «ступенька», то интегральная структура работоспособна. Очень часто «ступенька» получается небольшой (с малым логическим перепадом). Это значит, что схема будет как-то функционировать, но она нуждается в конструктивной и технологической доработке.

Алгоритм 3. Дана модель структуры ФИЭ (например, рис. 21.10).



Рис. 21.10. Модель ФИЭ. Алгоритм 3

Требуется так расставить по узлам питание, «землю», входы и выходы, чтобы элемент стал выполнять какую-либо логическую функцию, например И–НЕ или ИЛИ–НЕ.

# 21.2. Генерация наноструктур элементов и устройств переходной схемотехники

После математического синтеза следует этап генерации структур.

В соответствии с представляемой теорией и вышеописанными алгоритмами генерации структур создана вычислительная программа генерации 2D интегральной структуры по структурной формуле ФИЭ (рис. 21.11). В главном окне программы рисуется структурная формула переходного элемента. Далее программа автоматически создает 2D структуру переходного элемента.



Рис. 21.11. Интерфейс программы генерация 2D интегральной структуры по структурной формуле ФИЭ

# 21.3. 2D и 3D моделирование переходных наноструктур

При переходе от транзисторной схемотехники к переходной необходима замена моделирующих и анализирующих программ. Нужны программы с новыми физическими моделями, соответствующими создаваемой элементной базе и способными моделировать более сложные физические структуры, чем транзистор. Такой системой является TCAD Synopsys.

После создания интегральной структуры схемы необходимо определить ее работоспособность. В системе TCAD Synopsys проводится физическое моделирование разрабатываемых переходных наноструктур, подбираются размеры и концентрации областей, уточняется топология всей структуры (рис. 21.12).

В этой системе также рассчитываются электрические характеристики структуры.



**Рис. 21.12.** Результаты моделирования варианта структуры биполярного транзистора

## 21.3.1. Особенности моделирования элементов переходной схемотехники

Важнейшим этапом моделирования работоспособности структур является схемотехническое моделирование.

Для определения работоспособности и применимости проектируемого элемента в системе элементов необходимо:

- рассчитать наличие ступенчатых передаточных характеристик;
- проверить выполнение логических функций по реакции на выходе при подаче определенных логических последовательностей на вход (входы) элемента.

В качестве примера на рисунке 21.13 для функционально-интегрированной наноструктуры КМОП-инвертора показаны результаты моделирования его передаточной и переходной характеристик.

Видно, что структура реализует инверсию сигналов, а по переходным характеристикам можно оценить задержку работы структуры.



**Рис. 21.13.** Пример (б, в) схемотехнического моделирования наноструктуры (а) вертикального КМОП-инвертора

## 21.3.2. Дополнительное программное обеспечение

Программа синтеза топологии, структуры и технологического процесса позволяет определять последовательность операций технологического процесса и набор масок.

На рисунке 21.14:

- слева в окне программа технологического процесса;
- справа сверху топология;
- справа внизу 2D структура создаваемого интегрального элемента.

Программа 3D динамической визуализации интегральной структуры позволяет рассматривать создаваемую наноструктуру в двух ракурсах: как снаружи, так и внутри (рис. 21.15). С ее помощью можно подробно рассмотреть внутреннюю архитектуру структуры, увидев ее «тонкие» места. Это необходимо для этапа возможной оптимизации разрабатываемой структуры переходного элемента.



Рис. 21.14. Интерфейс программы синтеза топологии и технологического процесса


Рис. 21.15. Результаты работы программы 3D динамической визуализации интегральной структуры

### Глава 22

### СИСТЕМА МАТЕМАТИЧЕСКИХ МОДЕЛЕЙ И НАНОСТРУКТУР ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ И ЭЛЕМЕНТОВ ПАМЯТИ ПЕРЕХОДНОЙ СХЕМОТЕХНИКИ РАЗЛИЧНОЙ РАЗМЕРНОСТИ ДЛЯ ПОЛУПРОВОДНИКОВОЙ НАНОЭЛЕКТРОНИКИ

Задачами автора в рамках проекта «Моделирование 3D наносхемотехники» являются:

- создание системы оптимальных математических моделей компьютерных элементов;
- разработка соответствующих им переходных наноструктур интеллектуальных элементов и элементов памяти различной степени сложности для 3D СБИС.

Часть этой системы уже создана (табл. 22.1), формируется база данных 3D интеллектуальных наноструктур.

Основное требование системы — структурная минимизация, то есть реализация заданных функций 3D элемента на минимальном количестве полупроводниковых областей и соединений.

По разработанной системе оптимальных математических моделей [84, 85, 90, 113, 115–120, 142–156] для базы данных спроектированы работоспособные 3D интегральные наноструктуры как логических элементов, так и элементов памяти, содержащих не только минимальное количество областей и соединений, но и способных вертикально интегрироваться, что еще больше сокращает место, занимаемое элементами на кристалле СБИС.

Основные математические модели переходных логических элементов и элементов памяти размерностью N, рассматриваемые в данной монографии, приведены в таблице 22.1. Система математических моделей оптимальных переходных элементов и схем может стать основой для разработки новой элементной базы компьютеров и устройств управления с оптимальными характеристиками: от материала (кремний, оксид кремния, металл и пр.), переходов (p-n, p-Ox, n-Ox), транзисторов, инверторов, схем И, ИЛИ, функционально полных элементов И–НЕ, ИЛИ–НЕ, И–ИЛИ–НЕ, триггеров (RS, D) до устройств — схем переноса одноразрядного сумматора, n-разрядного регистра и схем одного разряда универсального регистра (представленного частями: инверторами, схемами ИЛИ–НЕ, RS-триггером).

Модели переходных элементов полупроводниковой схемотехники (табл. 22.1) будут рассмотрены в сравнении с моделями других типов переходной схемотехники в главе 24.

Таблица 22.1

# Основные математические модели переходных логических элементов и элементов памяти размерностью *N* твердотельной наноэлектроники

N⁰	N	Математическая модель	Элемент, функция
1	1	• M <sub>1</sub>	Материал
2	2	• • • • • • • • • • • • • • • • • • •	Переход
3	3	$\begin{array}{ccc} \bullet & \bullet \\ M_1 & M_2 & M_1 \end{array}$	Биполярный транзистор
4	3	$n^{F_{BX_1}} \xrightarrow{H} n^{F_{BX_2}} \xrightarrow{P^{BblX}}$	И
5	3	$p_{Bx_1}^{F_{Bx_1}} \xrightarrow{p_{Bx_2}} p_{Bx_2}^{F_{Bx_2}}$	или
6	4	ФД Ф Ф М <sub>1</sub> М <sub>2</sub> М <sub>1</sub>	МОП-тран- зистор
7	4	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	HE
8	5	$ \begin{array}{cccc} n^{F_{\text{EX}}} & p^E & n^{\perp} & p^{F_{\text{BX}}} & n^{F_{\text{BMX}}} \\ \bullet & \bullet & \bullet & \bullet & \bullet \\ \end{array} $	HE
9	5	$n^{\perp} \underbrace{p^{F_{\text{BX}2}}}_{p^{F_{\text{BX}1}}} n^{F_{\text{BbX}}}$	ИЛИ-НЕ

Nº	N	Математическая модель	Элемент, функция
10	5	$p^{E} \qquad p^{F_{BX2}} \qquad n^{\perp}$	ИЛИ-НЕ
11	6	$p^{E} n^{F_{H}} p n^{F_{BX_{1}}} n^{F_{BbX}}$	И
12	6	$p^{E} n^{F_{\text{BX}}} p n^{F_{\text{BMX}}} p^{F_{\text{BX}}} n^{\perp}$	HE
13	6	$Ox_{5}^{E} \qquad p_{1}^{Bbix} \qquad Ox_{6}^{Bx}$	HE
14	6	$n^{E} \qquad Ox^{E} \qquad n^{B \cup X} \qquad n^{\perp}$ $T_{2} \qquad P^{\perp} \qquad p^{B \cup X} \qquad p^{B \cup X}$	HE
15	6	$p^{\bar{Q},\bar{S}} \bullet p^{\bar{E}} p^{Q,\bar{R}}$	<i>RS</i> -триггер (требуется нагрузка)
16	7	$ \begin{array}{c}                                     $	ИЛИ-НЕ

N⁰	N	Математическая модель	Элемент, функция
17	7	$n^{F_{\text{BX}1}} \bullet n^{F_{\text{BX}2}}$	ИЛИ-НЕ
18	8	$n^{F_{\text{BX}_1}} n^{F_{\text{BX}_2}} p^E $ $n^{F_{\text{BX}_1}} n^{F_{\text{BX}_2}} p^E$ $n^{F_{\text{BX}_1}} n^{F_{\text{BX}_2}} p^E$ $n^{F_{\text{B}}} p^{F_{1}} n^{F_{\text{B}}} n^{F_{\text{B}}} n^{F_{\text{B}}} n^{F_{\text{B}}} n^{F_{\text{B}}} n^{F_{\text{B}}} n^{F_{1}} n^{F_{1}} n^{F_{1}}$	И–НЕ
19	8	$n^{F_{\text{BX}_1}} n^{F_{\text{BX}_2}} p^{E}$ $p^{E}$ $n^{F_{\text{I}}} p n^{\perp} p^{F_{\text{I}}}$ $p^{F_{\text{I}}}$ $n^{F_{\text{BAX}}} n^{F_{\text{BX}_2}} p^{E}$ $p^{E}$ $n^{F_{\text{I}}} p n^{F_{\text{BAX}}} p^{F_{\text{I}}}$	И–НЕ
20	8	$n^{F_{I}} \bullet n^{F_{BX_{1}}} n^{F_{BMX}} n^{F_{I}} \bullet n^{F_{I}} \bullet n^{F_{BX_{1}}} n^{L} \bullet n^{F_{I}} \bullet n^{F_{BX_{1}}} n^{L} \bullet n^{F_{I}} \bullet n^{F_{BX_{1}}} n^{L} \bullet n^{F_{I}} \bullet n^{F$	И-НЕ
21	8	$n^{F_{1}} \bullet \qquad p  n^{F_{BX_{2}}} \bullet p  n^{F_{BX_{1}}}  p^{E}  n^{F_{Bbix}}  p^{F_{1}}  n^{\perp}$ $n^{F_{1}} \bullet \qquad \bullet$	И-НЕ

Nº	N	Математическая модель	Элемент, функция
22	8	$n^{F_{1}} \underbrace{p^{F_{BX_{2}}}}_{p^{F_{BX_{1}}}} p^{F_{1}} \underbrace{n^{F_{BLX}}}_{n^{F_{BLX}}} n^{F_{BLX}}$	И–НЕ
23	8	$p = n^{F_{\text{BX}2}}$ $p^{F_{IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII$	И–НЕ
24	8	$p^{F_{BX_1}} \qquad p^{F_{BX_2}} \qquad p^{F_{BX_2}} \qquad p^{F_{BX_2}} \qquad p^{F_{BX_2}}$	ИЛИ-НЕ
25	8	$Ox_{7}^{B \downarrow 2} Ox_{7}^{D \downarrow} n_{1}^{E} Ox_{8}^{B \downarrow 2} Ox_{8}^{B \downarrow 2}$	HE
26	8	$n_{2}^{E} \bigoplus_{p_{4}^{\perp}}^{n_{3}^{Bbx}} Ox_{6}^{Bx_{1}}$	И–НЕ

N⁰	N	Математическая модель	Элемент, функция
27	8	$p^{R} \xrightarrow{p^{\bar{c}}} p^{\bar{c}} \xrightarrow{p^{\bar{c}}} p^{\bar{c}}$	<i>RS</i> -триггер
28	8	$n^{F_1}$ $n^{F_2}$ $p^{F_1}$ $p^{F_1}$ $n^{F_{BX_1}}$ $n^X$ $n^{F_{BX_2}}$	<i>RS</i> -триггер
29	9	$n^{X_{1}} \underbrace{H}_{n^{\overline{X}_{2}}} \underbrace{H}_{p}_{p} \underbrace{h}_{p}_{n^{\overline{X}_{1}}} \\ n^{\overline{X}_{3}} \underbrace{H}_{H} \underbrace{H}_{n^{\overline{X}_{1}}} \\ n^{\overline{X}_{3}} \underbrace{h}_{n^{\overline{X}_{3}}} \underbrace{h}_{n^{\overline{X}_{3}}} $	И–ИЛИ
30	9	$p^{F_{BX_1}} \bullet p^{F_{BX_2}} \bullet n^{F_{BBX_2}}$ $p^{F_{BX_1}} \bullet p^{F_{BX_2}} \bullet p^{\bot}$ $p^{E_2} \bullet n^{E_3}$	ИЛИ–НЕ (ИЛИ)
31	9	$n_{\text{Bblx}_{1}}^{e} \qquad \text{Ox}^{E}$ $n_{\text{Bblx}_{1}}^{Q} \qquad n_{\text{Bblx}_{2}}^{\overline{Q}}$ $n_{\text{Bblx}_{1}}^{\overline{Q}} \qquad n_{\text{Bblx}_{2}}^{\overline{Q}}$ $n_{\text{Bbl}_{2}}^{\overline{Q}} \qquad n_{\text{Bbl}_{2}}^{\overline{Q}}$ $p_{\text{Bx}_{1,1}}^{R} \qquad n^{\perp} \qquad p_{\text{Bx}_{2,1}}^{S}$	<i>RS</i> -триггер

Nº	N	Математическая модель	Элемент, функция
32	9	$n_{\text{Bbix}_{1}}^{\rho}$	<i>D</i> -триггер
33	10	$n_{8}^{B_{X1}} \bullet n_{9}^{E_{1}} \bullet n_{7}^{E_{1}} \bullet n_{7}^{E_{1}} \bullet n_{5}^{B_{1}}$	ИЛИ-НЕ
34	10	$ \begin{array}{c}  n_{\text{Bbl}X_{1}}^{Q} \\  Ox_{\text{Bbl}X_{2}}^{E} \\  n_{\text{Bbl}X_{2}}^{p^{\perp}} \\  n_{\text{Bbl}X_{2}}^{p^{\perp}} \\  Ox_{\text{Bx}}^{\overline{Q}} \\  Ox_{\text{Bx}}^{\overline{Q}} \\  Ox_{\text{Bx}}^{\overline{Q}} \\  Ox_{\text{Bx}}^{\overline{Q}} \\  N^{\perp} \\  \end{array} $	<i>RS</i> -триггер
35	11	$p_{6}^{B \sqcup X} \xrightarrow{P_{4}^{E_{1}}} O_{X_{9}^{B \times 2}} \xrightarrow{n_{4}^{E_{1}}} O_{3}^{B \times 2} \xrightarrow{n_{5}^{E_{1}}} n_{5}^{B \sqcup X} \xrightarrow{p_{2}^{L}} n_{5}^{B \sqcup X}$	И–НЕ

Продолжение

N⁰	N	Математическая модель	Элемент, функция
36	11	$p_{7}^{E} \qquad \qquad$	ИЛИ-НЕ
37	12	$n^{\overline{s}}$ $p^{\overline{F_{12}}}$ $p^{F_{12}}$ $n^{\overline{h}}$ $p^{\overline{F_{12}}}$ $p^{\overline{F_{12}}}$ $p^{\overline{F_{12}}}$ $p^{\overline{F_{12}}}$ $p^{\overline{F_{12}}}$	<i>R</i> S-триггер
38	13	$n^{A} n^{B} n^{C} n^{D}$ $p \qquad p \qquad$	И–ИЛИ–НЕ
39	16	$p \xrightarrow{p_{E_1}} n \xrightarrow{p_{E_1}} p \xrightarrow{p_{E_2}} p \xrightarrow{p_{E_2}} p \xrightarrow{p_{E_3}} n^{R,\overline{Q}}$	<i>RS</i> -триггер





### Глава 23

### СРАВНИТЕЛЬНЫЙ АНАЛИЗ ТРАНЗИСТОРНОЙ И ПЕРЕХОДНОЙ ПОЛУПРОВОДНИКОВЫХ СХЕМОТЕХНИК

При анализе транзисторной и переходной полупроводниковых схемотехник сравнивались элементы транзисторной схемотехники и математические модели элементов (схемы) переходной биполярной, МОП-, КМОП-, БиМОП-схемотехник размерностью от 3-х до 8-и. Среди биполярных элементов все рассмотренные элементы размерностью более трех: НЕ, ИЛИ–НЕ, И–НЕ, запоминающие и специальные элементы являются комплементарными биполярными элементами, среди которых есть схемы, по мощности сравнимые с КМОП-схемами. Переходные элементы содержат меньшее количество полупроводниковых областей, p-n-переходов и соединений, чем у транзисторных аналогов, что доказывает избыточность (неоптимальность) транзисторной схемотехники.

Лишние переходы и соединения элементов транзисторной схемотехники, их избыточная мощность порождают проблемы биполярных СБИС, которые «проигрывают» по аппаратной реализации МОП- и КМОП-схемам.

Для анализа параметров переходной и транзисторной схемотехник был проведен анализ элементов. Сравнивались элементы, выполняющие одну и ту же или одинаковую по сложности логическую функцию. Элемент И–НЕ переходной схемотехники не только содержит меньшее число p-n-переходов, чем его транзисторные аналоги, но также его математические модели в максимальной степени приспособлены для трехмерной (вертикальной) реализации. Так, например, один комплементарный биполярный элемент И–НЕ при использовании семи полупроводниковых слоев различной проводимости на поверхности кристалла занимает площадь, необходимую только для контактов управления и назначения.

Элементы различных схемотехник сравнивались по числу полупроводниковых областей, числу p-n-переходов, числу внутренних (между компонентами) соединений. Проводилось также сравнение элементов по мощности, быстродействию, запасам помехоустойчивости, информационной плотности. Результаты сравнения приведены в таблице 23.1. Диаграммы сравнения приведены на рисунке 23.1.



**Рис. 23.1.** Сравнительный анализ твердотельных транзисторных и переходной схемотехник: *a*) по количеству областей на реализацию сходных по логической сложности элементов, *б*) по числу *p*-*n*-переходов, *в*) по числу внутренних соединений, *r*) \*место по потребляемой мощности, *д*) \* место по быстродействию, *е*) \* место по запасам помехоустойчивости (\* 1 место— лучшее)

#### Таблица 23.1

#### Сравнительный анализ схемотехнических базисов транзисторной и переходной полупроводниковых схемотехник

Схемотехника Элемент	КМОП-тран- зисторная схемотехника	Биполярная транзисторная схемотехника		Биполярная переходная схемотехника	
		ттл	И²Л	эсл	
Логическая функция	И–НЕ	И–НЕ	И–НЕ	ИЛИ-НЕ	И–НЕ
Число полупроводниковых областей элемента	10	11	12	22 (12)	8
Число <i>р–п-</i> переходов элемента	9	10	11	21 (11)	7
Число внутренних соединений	5	3	4	15 (4)	1
Потребляемая мощность *	1	4	3	5	2
Быстродействие*	5	3	4	1	2
Запасы помехо- устойчивости*	1	2	5	4	3
Информационная плотность*	3	4	2	5	1
Сумма мест	10	13	14	15	8
Общее место	2	3	4	5	1

\* – относительные значения параметров: 1 — наилучший, ..., 5 — наихудший параметр.

### 23.1. Преимущества переходной 3D схемотехники

По ряду показателей биполярная переходная схемотехника значительно превосходит биполярную транзисторную схемотехнику, а по сумме показателей превосходит даже КМОП-транзисторную схемотехнику.

По разработанной системе оптимальных математических моделей для базы данных спроектированы 3D интегральные структуры как логических элементов, так и элементов памяти размерностью от 3 до 13. Оказалось, что 3D структуры биполярного элемента И–НЕ, синтезированного в переходной схемотехнике:

 содержат всего 8 полупроводниковых областей в отличие от его транзисторного аналога, содержащего 11 полупроводниковых областей; • способны вертикально интегрироваться, что еще больше сокращает место, занимаемое на кристалле СБИС.

В целом, переходные элементы содержат меньшее количество полупроводниковых областей, p-n-переходов и соединений, чем у транзисторных аналогов, это доказывает избыточность транзисторной схемотехники, чьи лишние переходы и соединения, избыточная мощность порождают проблемы транзисторных СБИС. Кроме того, транзисторная схемотехника пригодна только для планарных схем, что не позволяет схемам достичь оптимальной информационной плотности.

На рисунке 23.2 представлены данные, позволяющие сравнить элементы переходной и транзисторной схемотехник, реализующие одну и ту же или одинаковую по сложности логическую функцию. Так, элемент И–НЕ переходной схемотехники не только содержит меньшее, чем транзисторные аналоги, число p–n-переходов, но также его математические модели в максимальной степени приспособлены для трехмерной реализации. Переходная схемотехника является лидером по такому важнейшему параметру, как информационная плотность (рис. 23.2, a). Так, например один комплементарный биполярный элемент И–НЕ при использовании 7 полупроводниковых слоев различной проводимости на поверхности кристалла занимает площадь необходимых для управления контактов.

Биполярная переходная схемотехника по ряду показателей значительно превосходит биполярную транзисторную схемотехнику, а по сумме показателей превосходит даже КМОП-транзисторную схемотехнику (рис. 23.2, б).



**Рис. 23.2.** Сравнительный анализ твердотельных транзисторных и переходной схемотехник: *a*) по информационной плотности, *б*) сумма мест и общее место среди схемотехник

### 23.2. Проблемы переходной полупроводниковой 3D схемотехники

Хотя некоторые схемы переходной схемотехники уже выявлены (транзисторы, МОП- и КМОП-элементы) [157–172, 176–182] и используются в интегральной схемотехнике, разработаны методы моделирования различных физических эффектов для определения различных состояний переходных структур [183–203], значительная часть переходных элементов и схем для большинства разработчиков пока остается неизвестной. Данная книга призвана устранить этот пробел. Есть основания полагать, что новые математические модели переходных элементов, работающих на транзисторных (переключательных) эффектах и обладающих предельными для твердотельной наноэлектроники параметрами, позволят создать совершенно новую компьютерную элементную базу. В дальнейшем это может поставить нас перед лицом новой технологической революции с поистине фантастическими перспективами.

### Глава 24

### НАНОСТРУКТУРЫ И ИХ МОДЕЛИ. ЧЕТЫРЕ ТИПА ПЕРЕХОДНОЙ СХЕМОТЕХНИКИ

Математические модели различных переходных схемотехник в ряде аспектов и даже в отдельных деталях совпадают. Стоит задуматься над источниками такой общности. Результаты подобных размышлений могут представлять интерес как для разработчиков переходных схемотехник, так и для читателей, неискушенных в микроэлектронике или нанотехнологии.

Необходимость рассмотрения нескольких типов переходных схемотехник в одной монографии вызвана некоторыми их совпадениями в математических моделях, что может быть интересным как разработчикам всех типов переходных схемотехник, так и простым читателям.

Предыдущие главы были посвящены элементам и устройствам твердотельной схемотехники. Там же был рассмотрен переход от классической транзисторной концепции построения интегральных схем для компьютеров к более подробной концепции, рассматривающей в качестве компонентов не транзисторы, а его составляющие — переходы между различными материалами. Такой подход помогает не только оптимизировать полупроводниковую элементную базу, но и найти некоторые интересные закономерности, обнаружить связь со схемотехниками, существующими в других материальных и технологических базисах, которые отличаются друг от друга способом «упаковки» и представления информации.

Рассмотрим и сравним некоторые модели различных элементов четырех типов переходной схемотехники:

- 1) переходной твердотельной полупроводниковой;
- 2) биосхемотехники (переходная, углеродная, живые системы);
- наноматериалы (переходная, углеродсодержащая, неживые системы);
- 4) природные наноструктуры, не относящиеся к первым трем типам переходной наносхемотехники.

Примеры моделей, которые далее будут рассмотрены, приведены в таблице 24.1 (разд. 24.1).

Во всех типах переходной схемотехники для описания моделей используется один язык описания — теория графов [205–206] со специфическими особенностями для каждой модели.

# 24.1. Модели наноструктур переходной полупроводниковой схемотехники (первый тип)

Для переходной полупроводниковой схемотехники в первом столбце таблицы моделей наноструктур (табл. 24.1) перечислены и на рисунке 24.19 на цветной вкладке представлены:

- основа схемотехники материал (N = 1);
- компонент схемотехники физический переход с размерностью N = 2 (рис. 24.19, a);
- базовые физические схемы биполярный транзистор с размерностью N = 3 (рис. 24.19, б), МОП-транзистор с размерностью N = 4 (рис. 24.19, в);
- базовые логические схемы схема НЕ с размерностью N = 4 (рис. 24.19, г), схема НЕ-И с размерностью N = 5 (рис. 24.19, д), с размерностью N = 5 (рис. 24.19, е), МОП-схема НЕ с размерностью N = 6 (рис. 24.19, ж), схема И-НЕ с размерностью N = 8 (рис. 24.19, з), схема ИЛИ-НЕ с размерностью N = 8 (рис. 24.19, и);

Таблица 24.1

N	Переходная полупроводниковая схемотехника (первый тип)	Биосхемо- техника (второй тип)	Наносхемо- техника (третий тип)	Неорганичес- кая схемотехника (четвертый тип)
1	Материал	Ибупрофен	Фуллерен С <sub>60</sub>	Лед
2	Физический переход	Бензольное кольцо	Молекулярный теннисный мяч	
3	Биполярный транзистор	Бета-каротин	Нанотрубка (5,5)	
4	МОП-транзистор	Молекулярный мотор Келли		
	Схема НЕ	Каликсарен		
5	Схема НЕ–И	ДНК		
5	Схема ИЛИ–НЕ			
6	МОП-схема НЕ			
	Схема И–НЕ			
8	Схема ИЛИ–НЕ			
	<i>RS</i> -триггер			
31	Схема переноса			
32	<i>RS</i> -регистр ( <i>K</i> = 4)			

#### Наноструктуры и их модели. Четыре типа переходной схемотехники

- базовая схема памяти RS-триггер с размерностью N = 8 (рис. 24.19,  $\kappa$ );
- схемы устройств схемы переноса одноразрядного сумматора с размерностью N = 31 (рис. 24.19, л), и RS-регистра с размерностью K = 4, N = 32 (рис. 24.19, м).

Подробнее таблица моделей наноструктур полупроводниковой схемотехники была представлена в главе 23. Интегральные схемы привычных для нас компьютеров имеют некоторый набор базовых элементов, объединение которых по некоторой схеме позволяет создавать различные устройства (процессоры, матрицы памяти и пр.).

Для полупроводниковой (в основном кремниевой) электроники к базовым относятся три группы элементов: логические, элементы памяти и специальные элементы. Базовые элементы выполняют свои функции, обрабатывая информацию, которая представляется в этой схемотехнике уровнями или импульсами напряжения, тока, света.

### 24.2. Модели наноструктур биосхемотехники (второй тип)

В биосхемотехнике обработка информации осуществляется иначе, чем в рассмотренных выше наноструктурах полупроводниковой переходной схемотехники.

В зависимости от типа проблемы переноса энергии и зарядов (информации) в биоструктурах существуют несколько направлений ее изучения. Среди них:

- биоэнергетическое направление (в качестве объектов используются биомембраны (переходы с точки зрения переходной схемотехники) и мембранные комплексы);
- исследование физических механизмов дальнего переноса электронов (объекты отдельные белки);
- исследование механизмов дальнего переноса электронов в ДНК.

Последнее направление представляет наибольший интерес для разработчиков, так как ДНК наиболее перспективна для создания молекулярного компьютера.

#### 24.2.1. Базовые элементы

Элемент «почти ИЛИ». В качестве базовых элементов биосхемотехники в работах [207, 208] рассматриваются структуры белков, реализующие логические функции ИЛИ, И, НЕ.

Вилочковая водородная связь составляет основу биосхемы ИЛИ (рис. 24.1).

Атом водорода в связи 3 связан одновременно с HN—C = О группами системы 1 и системы 2.

$$\begin{array}{c} x \\ 1 \quad HN - C = O_{\text{MMM}} \quad f \\ 3 \quad HN - C = O^{\text{MMM}} \quad HN - C = O \quad 2 \\ y \end{array}$$

Рис. 24.1. Аналог схемы ИЛИ [208]

В спокойном состоянии, когда сигналов в системах 1 и 2 нет, сигнала на выходе также нет:

$$x = 0; y = 0 \quad f = 0.$$

И если сигнал появится в одной из систем (1 или 2), то он обязательно пройдет в систему 3:

$$x = 1; y = 0$$
  $f = 1;$   
 $x = 0; y = 1$   $f = 1.$ 

Однако в случае одновременного появления единичного сигнала в системах 1 и 2 сигналы в систему 3 пройти не могут, поскольку атом водорода не может одновременно переместиться к группе 1 и к группе 2:

$$x = 1; y = 1 \quad f = ?.$$

Авторы работы [208] рассматривают эту схему как аналог схемы ИЛИ. Однако для обычной схемотехники, когда в четвертом режиме при входных сигналах x = 1 и y = 1 выходная функция равна нулю (f = 0), эта схема является схемой неравенства или схемой сложения по модулю 2 (фактически, схемой, на которой формируется значение младшего разряда суммы одноразрядного сумматора, в двоичной логи-ке складывающего x и y).

Элементы задержки сигнала. К ним относятся боковые цепи аминокислот, имеющие по одному входу 1 и выходу 2 (рис. 24.2). Эти элементы необходимы тогда, когда задержка предназначена для того, чтобы согласовать во времени два и более параллельных процесса.

В качестве элемента задержки рассматриваются гистидин [208] с формулой, представленной на рисунке 24.2.

Опишем работу схемы задержки (*D*-триггера). Сначала пришедший из системы 1 сигнал (заряд  $\delta$ -) индуцирует притяжение протона. Происходит отрыв протона, и он переходит к атому X<sub>1</sub>. На атоме азота образу-

$$1 \rightarrow HQ_1 - R = X_1^{\delta - \delta + HN} N = X_2 = R - Q_2 H 2$$

Рис. 24.2. Схема задержки (Д-триггер). Прием сигнала

ется заряд (δ–), который перемещается внутри цикла с одновременным перераспределением двойных связей.

Процесс происходит до тех пор, пока заряд не перейдет на второй атом азота. Этот заряд индуцирует притяжение атома водорода от группы  $X_2 = R - Q_2 H$  системы 2.

На заключительном этапе атом водорода перейдет к атому азота, а заряд — на атом  $Q_2$ . Сигнал будет перемещаться далее по системе 2 (рис. 24.3).

1 
$$X_1 = R - Q_1 H = N$$
  
 $N = N$   
 $M = N$   
 $N = X_1 - 2$ 

Рис. 24.3. Схема задержки (Д-триггер). Выдача сигнала

Согласно определению в схемотехнике, *D*-триггер (или *delay-trigger*, триггер задержки) — это устройство, которое с задержкой выдает сигнал, пришедший на его вход.

Итак, работа гистидина полностью соответствует работе *D*-триггера.

**Первый вариант инвертора.** В работе [208] в качестве инвертора рассмотрена аминокислота тирозин (рис. 24.4).



Рис. 24.4. Аминокислота тирозин — биоинвертор

Работа биосхемы описывается следующим образом.

*Стадия а.* Сигнал, появившийся на атоме  $X_1$  в виде заряда, индуцирует притяжение атома водорода к группе  $Q_1 - R = X_1$  (рис. 24.5).



Рис. 24.5. Работа биоинвертора. Стадия а

Стадия б. Происходит миграция заряда и одновременное перемещение двойных связей (рис. 24.6).



Рис. 24.6. Работа биоинвертора. Стадия б

При этом сигнал x входит в систему (x = 1), а на выходе из системы сигнала нет (f = 0).

*Стадия в.* Происходит дальнейшее перемещение двойных связей (рис. 24.7).



Рис. 24.7. Работа биоинвертора. Стадия в

*Стадия г.* Молекула тирозина возвращается в состояние, похожее на исходное, но с иным расположением двойных связей (рис. 24.8).



Рис. 24.8. Работа биоинвертора. Стадия г

Иными словами, сигнала на входе не было (x = 0), а выходное состояние системы изменилось (f = 1), появился сигнал, индуцирующий притяжение протона от атома X<sub>1</sub> к атому кислорода.



Рис. 24.9. Работа биоинвертора. Стадия д

*Стадия д*. На последней стадии сигнал возвращается в систему 1, но с обратным знаком (рис. 24.9).

Таким образом, видно, что данная биосхема имеет два устойчивых состояния [x = 1, f = 0] и [x = 0, f = 1], что соответствует работе инвертора.

Второй вариант инвертора. В работе [208] аминокислота триптофан (рис. 24.10) также относится к элементам, реализующим инверсию.

Это элемент с одним входом и одним выходом. Вход является еще и выходом (обозначен цифрой 1).



Рис. 24.10. Аминокислота триптофан — биоинвертор

## 24.2.2. Сочетание аминокислот — синтез схем биосхемотехники

Если соединить рассмотренные выше биосхемы (молекулярные модули) ИЛИ (вилочковая водородная связь) и НЕ (тирозин), то по законам схемотехники должна получиться схема ИЛИ–НЕ, однако в работе [208] утверждается, что получается простейший мультивибратор (рис. 24.11).

1 
$$HQ_1 - R = X_1$$
  
1  $HQ_3 - R = X_3 \rightarrow H: \ddot{O} - C$   
2  $HQ_2 - R = X_2$ 

Рис. 24.11. Биосхема мультивибратора

В работе [208] также дословно написано: «Сигнал, подаваемый поочередно из систем 1 и 2, должен так же поочередно с помощью тирозина возвращаться обратно, обеспечивая временную последовательность тех или иных временных событий».

Несмотря на различия в понимании биологических объектов схемотехниками и биохимиками, следует отметить важные общие моменты, следующие из теории переходной схемотехники. Они указывают на сходство моделей схем и молекул (биосхем), выполняющих одинаковые или похожие функции.

Если исходить из того, что:

- любые объекты (материальные, энергетические или информационные), которые рассматриваются в данном разделе (атомы, комплексы атомов), вполне подхоят под определение материала в переходной схемотехнике;
- любая материальная, энергетическая или информационная связь, для данного раздела подходит под понятие «переход», в том числе валентные связи;

то любую систему из связанных объектов можно рассматривать как схему некоторой переходной схемотехники.

Для атомов, комплексов атомов и валентных связей органические молекулы представляют собой схемы биосхемотехники, имеющей свои законы синтеза устройств обработки информации.

#### 24.3. Сравнение моделей наноструктур первого и второго типов переходной схемотехники

Поиск новой концепции создания современных компьютерных систем привел к появлению переходной схемотехники, которой посвящена данная книга. Оставляя читателю право делать выводы самостоятель-



Рис. 24.12. Бензольное кольцо (схема биосхемотехники)

но, хочется показать и сравнить модели некоторых наноразмерных структур принципиально различных переходных схемотехник.

На рисунке 24.12 изображена молекула бензольного кольца, на рисунке 24.13 — модель бистабильной ячейки твердотельной переходной схемотехники, в основе которой шестигранник и дополнительные области входов для записи и считывания логических нуля и единицы.



Рис. 24.13. Модель бистабильной ячейки р-п-схемотехники

На рис. 24.14 представлена модель наноструктуры И–НЕ твердотельной переходной схемотехники. Обращает на себя внимание архитектоническое сходство этих трех рисунков.



Рис. 24.14. Модель схемы И-НЕ р-п-схемотехники

Попробуем теперь взглянуть на модель молекулы ибупрофена (рис. 24.15) глазами специалиста по схемотехнике. Нам трудно отделаться от впечатления, что это ячейка памяти (один разряд), управляемая логическими схемами.



Рис. 24.15. Ибупрофен

Точно так же молекулу бетакаротина можно представить как две ячейки памяти, управляемые логическими схемами: соединенные последовательной цепью логических и проводящих элементов (рис. 26.16).



Рис. 24.16. Бета-каротин

При рассмотрении молекулы мотора Келли (рис. 24.17) можно сказать, что она представляет собой четыре последовательно включенные бистабильные ячейки: регистр, управляемый другими триггерами и логическими схемами.



Рис. 24.17. Молекулярный мотор Келли

Каликсарен (рис. 24.18) — это четырехразрядный регистр, управляемый логическими схемами и имеющий единую управляющею шину (питания или синхронизации).



Рис. 24.18. Каликсарен

Для системного переходного схемотехника молекула ДНК есть не что иное, как схема памяти, некий универсальный регистр (рис. 24.20). На рисунке 24.20, *а* изображена ДНК — это двойная спираль, где различными цветами отмечены отдельные молекулярные группы. На рисунке 24.20, *б* ДНК представлена в виде структурной схемы, в которой есть направляющие цепи из сахаров и фосфатов. К цепям подключены попеременно повторяющиеся молекулярные группы, содержащие отдельно взятые шестигранники и шестигранники, объединенные с пятигранниками.

Различные молекулярные группы, подключенные к разным цепям, имеют слабые связи между собой, то есть могут обмениваться информацией.

С точки зрения схемотехники, а точнее, переходной схемотехники, ДНК представляет собой регистр памяти с дополнительным резервированием информации. В такой интерпретации цепи из сахаров и фосфатов — суть шины питания (синхронизации, общей информации), просто шестигранники — *RS*-триггеры, то есть бистабильные ячейки, записывающие информацию, а группы из шестигранников, объединенных с пятигранниками, — скорее всего, *D*-триггеры, которые хранят информацию, поступившую на их вход.

На рисунках 24.20, *в*−∂ представлена подробная атомарная модель ДНК с различным увеличением. Здесь хорошо видны группы, отвечающие за запоминание и хранение информации, а также логические цепи, управляющие процессами в ДНК. Наличие слабых связей говорит о возможности перенастраивания самой схемы ДНК, то есть об изменении структуры ДНК за время ее жизни. Претерпевая изменения (изменяя записанную программу) и выступая в роли поведенческой матрицы, ДНК может менять и свойства своего носителя.

Очень бы хотелось, чтобы биохимики внимательно отнеслись к этим размышлениям о переходной биосхемотехнике.



Рис. 24.19. Модели наноструктур переходной полупроводниковой схемотехники: *a*) *p*-*n*-переход (*N* = 2), *б*) биполярный транзистор (*N* = 3), *в*) МОП-транзистор (*N* = 4), *r*) схема НЕ (*N* = 4), *д*) схема НЕ–И (*N* = 5), *e*) схема ИЛИ–НЕ (*N* = 5), *ж*) МОП-схема НЕ (*N* = 6), *з*) схема И–НЕ (*N* = 8), *и*) схема ИЛИ–НЕ (*N* = 8), *к*) *RS*-триггер (*N* = 8), *л*) схема (*N* = 31), *м*) *RS*-регистр (*K* = 4) (*N* = 32)



Рис. 24.20. Различные модели ДНК (а-д) различный масштаб модели в

# 24.4. Модели наноструктур неживых углеродных переходных систем (третий тип)

Рассмотрим теперь под тем же углом зрения схемотехнику неживых углеродных систем.

На сегодняшний день «представители» этой переходной схемотехники [нанотрубки (рис. 24.21), фуллерены (рис. 24.22) и т. д.] используются лишь как наноматериалы с особыми свойствами (например, как сверхпроводящие каналы в структурах быстродействующих МОП-транзисторов).



Рис. 24.21. Углеродная нанотрубка (5,5)

Однако наличие регулярно повторяющихся групп (шестигранники в нанотрубках и шестигранники с пятигранниками в фуллеренах) позволяет говорить о больших потенциальных возможностях этих объектов.



Рис. 24.22. Фуллерен С<sub>60</sub>



Рис. 24.23. Молекулярный теннисный мяч

С точки зрения переходной схемотехники, это идеальные структуры для схем памяти большой размерности. У них возможно и третье применение — использование в качестве полных матриц с последующим выбиванием атомов из сети для построения как логических схем, так и схем памяти (табл. 24.2).



Рис. 24.24. Регистр в переходной *p*-*n*-схемотехнике

Помимо «интеллектуальных полуфабрикатов», какими с точки зрения переходной схемотехники, занимающейся синтезом логических и запоминающих устройств компьютеров, являются нанотрубки и фуллерены в третьем типе переходной неживой схемотехники есть объекты, представляющие собой логические запоминающие устройства. Так, например молекулярный теннисный мяч (рис. 24.23) аналогичен многоразрядному регистру (рис. 24.24). Наличие дополнительных цепей из групп связанных атомов, которые в переходной схемотехнике при определенных условиях способны выполнять логические функции, указывает на то, что это не простой регистр, а регистр с каким-то специфическим алгоритмом работы.

В принципе, все переходные структуры можно дешифровать до системы логических уравнений.

## 24.5. Модели неживых неуглеродных переходных систем (четвертый тип)

Все, что не относится к первым трем типам переходной схемотехники, можно отнести к четвертому типу — моделям неживых неуглеродных переходных систем. Моделей такого рода бесконечное множество.

Для примера рассмотрим переходные структуры из молекул воды H—O—H (рис. 24.25). Молекула воды, по сути, представляет собой транзистор, поскольку имеет пару связанных переходов. Мы знаем, что именно транзистор стал основой для элементной базы нескольких поко-



Рис. 24.25. Переходные модели замерзшей воды в разных ракурсах (а, б)

лений твердотельных компьютеров, так как способен находиться в нескольких состояниях (в случае двоичного компьютера — двух) в зависимости от условий центрального (базового) компонента переключательного (открыт/закрыт) элемента (транзистора). В случае молекулы воды базовым компонентом является атом кислорода.

Стоит обратить внимание на то, что при замерзании воды образуются регулярные структуры, содержащие по трем пространственным осям объединенные шестигранники из связанных атомов кислорода, что, в принципе, может служить основой для создания трехмерных матриц (кубоидов) памяти. Правда, без ответа пока остается следующий вопрос: как в эти кубоиды памяти записывать и как с них считывать информацию.

# 24.6. Единство и различия моделей наноструктур четырех типов переходной схемотехники

В таблице 24.2 приводятся данные, позволяющие сравнить модели наноструктур различных типов переходной схемотехники. В правой колонке таблицы расположены компоненты и схемы полупроводниковой переходной схемотехники, которой посвящены все предыдущие главы этой книги. В левой колонке — компоненты и схемы других переходных схемотехник.

Подведем итоги рассуждений о различных типах переходной схемотехники.

Таблица. 24.2

N	Молекулярные структуры: компоненты и схемы переходных схемотехник второго, третьего и четвертого типов		Модели <i>p–n-</i> схемотехники: компоненты и схемы переходной схемотехники первого типа		
1	— H — CH <sub>3</sub>		— p	— Ox	
	Атом	Группа атомов	Материал	Материал	
2	—С — ОН Н <sub>2</sub>		p — n		
	Валентная связь		Переход		
3	CH <sub>3</sub>   CHCH <sub>3</sub>		п   р — п	р   n—р	
	Н—О—Н				
	Пара валентных связей		Транзистор	Транзистор	

### Сравнение моделей наноструктур различных типов переходной схемотехники








Продолжение



Компоненты. *Компонентами* (минимальными частями), из которых строятся различные структуры (связанные компоненты) и схемы (структуры с управлением), являются:

1) для N = 1 (N — количество компонентов размерностью 1):

- материалы (например, полупроводник *p*-типа *p*, окисел
   Ох для переходной схемотехники переходной схемотехники первого типа);
- атомы (например, водород Н и группы атомов, например, — СН<sub>3</sub> для переходной схемотехники второго, третьего и четвертого типов);
- 2) для N = 2 (N количество компонентов размерностью 2) компонентом является переход (материальная, энергетическая, информационная связь). Для переходной схемотехники первого типа переход это граница между материалами с различными свойствами, например, *p*−*n*-переход. Для переходной схемотехники 2, 3, 4 типов: валентная связь или какое-либо другое взаимодействие, например С ОН.

Переключательные схемы — транзисторы. С размерности 3 (*N* = 3) начинаются *схемы* переходных схемотехник (табл. 24.2). Древовидная модель размерностью, равной 3, при определенных условиях может быть моделью *транзистора*. Примерами моделей транзистора для переходных схемотехник первого типа являются модели биполярных транзисторов  $\int_{p}^{n} \int_{-p}^{p}$ , для переходной схемотехники второго

типа — это часть аминокислот  $CH_3$ | —CH—CH\_3

для переходной схемотехники четвертого типа — молекула воды H—O—H.

Транзисторами (устройствами, способными пропускать или не пропускать ток, заряд, электрон, протон, информацию в любом представлении) могут быть схемы размерностью N = 4. Для переходной схемотехники первого типа это, например МОП-транзисторы:

$$\begin{array}{ccc} Ox & Ox \\ \parallel & \mu & \parallel \\ n - p - n & p - n - p \end{array}$$

Для переходной схемотехники второго типа — части аминокислот:

$$-C - C - NH_2 \quad H_2 - C - OH_2 - OH$$

**Логические структуры.** Реализация логических функций начинается с размерности *N* = 4.

Для переходной схемотехники первого типа модель структуры инвертора имеет вид *р* — *n* — *p* — *n*. Принципиальным для реализации каких-либо функций является наличие для структуры системы управления.

Любая структура без управления мертва. Существуют, например, части аминокислот, подобные по структуре полупроводниковому инвертору, например

$$-C - C - C - C - C - C H_3$$

Однако реализация инверсии на них пока не рассматривалась. Как было показано выше, инверсия в переходной схемотехнике второго типа была доказана для более сложных структур.

Распараллеливание входов приводит к возможности реализации логических функций И, ИЛИ, например



Распараллеливание же выходов позволяет работать с нагрузкой в макросхеме. Примерами распараллеливания выхода (*N* = 5) для переходной схемотехники первого типа

является модель p - n - p - n, а для переходной схемотехники второго типа — модель O

При увеличении размерности схемы (N = 6) получаются инверторы для переходной схемотехники первого типа со структурой

$$p - n - p - n - p - n$$
.

Им можно поставить в соответствие часть аминокислот

$$- C - C - C - C - N - C^2 - NH_2$$

с неопределенной пока логической функцией.

и схема И с питанием

При дальнейшем увеличении размерности моделей (*N* = 7) в переходной схемотехнике первого типа появляются БиМОП-инвертор

$$p - n - p - n - p - n$$

В переходной схемотехнике второго типа аналогом структуры может быть часть аминокислот

$$\begin{array}{c} \overset{\mathsf{NH}}{\overset{\mathsf{H}_2}}{\overset{\mathsf{H}_2}{\overset{\mathsf{H}_2}}{\overset{\mathsf{H}_2}{\overset{\mathsf{H}_2}}{\overset{\mathsf{H}_2}{\overset{\mathsf{H}_2}}{\overset{\mathsf{H}_2}{\overset{\mathsf{H}_2}}{\overset{\mathsf{H}_2}{\overset{\mathsf{H}_2}}{\overset{\mathsf{H}_2}{\overset{\mathsf{H}_2}}{\overset{\mathsf{H}_2}}{\overset{\mathsf{H}_2}}{\overset{\mathsf{H}_2}}}}}}}}}}}}}}}}}}}}$$

Структуры памяти. Среди структур размерностью 7 (N = 7) имеются циклические структуры размерностью, равной 6. В переходной схемотехнике первого типа — это модели бистабильной ячейки



(напоминаем, что другое название бистабильной ячейки — *RS*-триггер).

*RS*-триггер является основой огромного числа различных устройств памяти в переходной схемотехнике первого типа. Необходимым условием реализации функции памяти является наличие перекрестных обратных связей между входами и выходами пары логических вентилей, формирующих структуру памяти (они обозначены штриховыми линиями). Если, например, в бензольном кольце или другой шестигранной структуре осуществлена возможность передачи информации по этим связям, то шестигранные структуры можно при определенных значениях управляющих напряжений считать ячейками памяти.

При дальнейшем увеличении размерности структуры переходной схемотехники первого типа появляются модели функционально полного логического базиса И–НЕ, например,

$$n_8 - p_7 - n_6^{\text{Bbix}} p_5 - n_4 - p_3 - n_2^{\text{Bx}2}$$

Здесь штриховой линией указано внутреннее соединение между областями структуры, обеспечивающее равнозначность функций управления (в данном случае — равенство потенциалов). В переходной схемотехнике второго типа есть структурный аналог, функция которого пока не определена.

 $\begin{array}{c} \mathsf{CH}_{2} - \mathsf{H}_{2} & \mathsf{H}_{2} & \mathsf{H}_{2} & \mathsf{H} \\ \mathsf{CH}_{2} - \mathsf{C} - \mathsf{C} - \mathsf{C} - \mathsf{C} - \mathsf{N} - \mathsf{C} - \mathsf{N}\mathsf{H}_{2} \end{array}$ 

Интерес представляет модель структуры *D*-триггера в переходной схемотехнике первого типа и ее биоаналог, который постоянно встречается в структуре ДНК:



Дальнейшее усложнение схемотехники приводит к получению моделей одноразрядных схем памяти с управляющими логическими схемами (рис. 24.26).

При несомненном структурном сходстве моделей переходной схемотехники и значительного множества молекул нельзя, конечно, закрывать глаза на *принципиальное различие* между ними в двух отношениях: 1) системе управления структурами; 2) форме и способе кодирования и представления информации.



**Рис. 24.26.** Сравнение моделей наноструктур: *а*) в ДНК, *б*) в переходной схемотехнике первого типа

Краткие итоги. Мы, несомненно, должны отдавать себе отчет в существовании принципиальных различий между рукотворными и естественными наноструктурами. И все же нельзя не задуматься над причинами и многообещающими следствиями удивительного, вновь и вновь напоминающего о себе сходства моделей переходных схемотехник первого и второго типов. Не стану формулировать какие-либо выводы. Пусть это сделает сам читатель.

## Заключение

В книге определены цели, задачи, а также настоящее и возможное будущее наноэлектроники.

Представлена новая концепция проектирования вычислительных 3D наносистем, а концепция *переходной* схемотехники, которая приходит на смену *транзисторной* схемотехнике. Рассмотрены перспективы создания и применения трехмерных переходных электронных систем.

Разработана качественно новая теория переходной схемотехники, охватывающая различные типы наноструктур.

Дано определение математической модели элемента переходной схемотехники.

Разработан математический аппарат для синтеза математических моделей переходной схемотехники и их визуализации.

Описана структура проекта синтеза и моделирования 3D элементов кремниевой переходной схемотехники, их проблемы и возможности.

Описаны этапы создания системы базовых элементов твердотельной переходной наносхемотехники для 3D СБИС.

Даны рекомендации по разработке математического и компьютерного моделирования 3D наноструктур элементов твердотельной переходной схемотехники.

Создана база математических моделей для 3D наноструктур переходной схемотехники любой размерности, соответствующая новой системе оптимальных элементов и схем твердотельной наноэлектроники.

Проведено экспериментальное 2D и 3D моделирование физических процессов различных кремниевых наноструктур размерностью от 2 до 8 с минимальным топологическим размером 20 нм и 10 нм и толщиной базы 3 нм.

Определена система параметров, обеспечивающих их работоспособность в системе, содержащей элементы 3D СБИС с максимальной информационной плотностью.

Представлена идеология «виртуальной фабрики» наноструктур, когда разработчик способен еще до изготовления нового полупроводникового прибора (структуры элемента переходной схемотехники) оценивать его характеристики и работоспособность, а также использовать интерактивное физическое моделирование для оптимизации его параметров. Получены работоспособные биполярные, МОП- и БиМОП-интеллектуальные (логические и памяти) наноструктуры переходной кремниевой схемотехники (со средней задержкой 40–50 пс, что сможет поднять рабочую частоту устройств компьютеров до  $10^{10}$  Гц), которые могут быть рекомендованы для использования в 3D СБИС с максимальной информационной плотностью ( $10^{10}$  вентилей на см<sup>2</sup>).

Сравнение наноструктур различных переходных схемотехник выявило удивительное сходство математических моделей наносистем различной природы. Это еще раз подтверждает часто звучащий из уст философов тезис, что мир построен по принципу аналогий: математики бы сказали — по оптимальным законам, а романтики — по законам красоты и гармонии. И все они, судя по всему, правы.

## Литература

- 1. Taniguchi N. On the basic concept of 'nano-technology'. Proc. Intl. Conf. Prod. Eng. Tokyo, Part II. Japan Society of Precision Engineering, 1974.
- 2. *Валиев К.А.* Микроэлектроника: достижения и пути развития М: Наука, 1980.
- 3. Файзулаев Б.Н. Проблемы и прогноз развития сверхскоростных сверх-БИС ЭВМ // Микроэлектроника, 1986. т. 15, 12, с. 114.
- 4. *Мурога С.* Системное проектирование сверхбольших интегральных схем М.: Мир, 1985, т. 1.
- 5. ЭВМ пятого поколения: концепция, проблемы, перспективы. Пер. с англ. под ред. Т. Мотоока М.: Финансы и статистика, 1984.
- 6. *Мельников В.А., Бадаев Ю.Г.* Супер-ЭВМ: проблема создания, использования и развития // Вестник АН СССР, 1985, № 11, с. 56.
- 7. *Рыжий В.И., Баннов Н.А.* Математическое моделирование субмикронных элементов интегральных схем: состояние и проблемы // МЭ, 1987, т. 16, № 6, с. 48.
- 8. *Баннов Н.А., Рыжий В.И.* Численное моделирование нестационарных электронных кинетических процессов в субмикронных полевых транзисторах с затвором Шоттки // МЭ, 1986, т. 15, № 6, с. 490.
- 9. Пожела Ю.К., Юцене В.Ю. Физика сверхбыстродействующих транзисторов – Вильнюс: Меколас, 1985.
- 10. Шагурин И.И., Петросянц К.О. Проектирование цифровых микросхем на элементах инжекционной логики М.: Радио и связь, 1984.
- 11. *Казенкова Г.Г., Кремлев В.Я.* Синтез структур функционально- интегрированных элементов СБИС. Микроэлектроника и полупроводниковые приборы М.: Радио и связь, 1984, вып. 8, с. 16.
- 12. Коробейников О.В., Фурсин Г.И. Динамические характеристики ИС на комплементарных биполярных транзисторах с диодами Шоттки // Известия вузов. Радиоэлектроника. Киев: 1986, с. 15.
- 13. *Березин С.А., Королев С.А., Онищенко Е.М.* Многостабильный инжекционный динамический элемент памяти // Электронная техника, сер. Микроэлектроника, 1986, вып. 2, № 118, с. 33.
- 14. *Акасака И*. Тенденции развития трехмерных интегральных схем // ТИИЭР, 1986, т. 74, № 12, с. 120.
- 15. *Трубочкина И.К.* Синтез на ЭВМ функционально-интегрированных элементов // Вопросы радиоэлектроники, сер. Технология производства и оборудование, 1985, вып. 1, с. 20.
- 16. Патент Японии № 51–32959, HOIL 27/04, 1976.
- 17. Патент США № 3913121, НОІЦ 27/02, 1976.

- 18. Патент Японии № 53–58812, HOIL 27/08, 1983.
- 19. Патент Японии № 52–9355, НОІ 27/04, 1977.
- 20. Патент Японии № 58–28751, HOIL 27/10, 1983.
- 21. http://www.computerworld.jp/news/hw/98409-1.html.
- 22. Endo T. Impact of 3D structured transistors. Ultra high density memory with 3D structured MOS devices // Journal Code:F0252A, ISSN:0369-8009, 2006, Vol. 75, № 9, P. 1115!1119.
- 23. http://www.3Dnews.ru/news/ibm\_amd\_i\_toshiba\_sozdali\_samuu\_m alenkuu\_yacheiku\_sram/
- 24. http://scitation.aip.org/dbt/dbt.jsp?KEY=PRLTAO&Volume=100&I ssue=20.
- 25. http://www.nanometer.ru/2007/03/08/nanotechnology.html.
- 26. Li Xiaolin et al. Highly conducting graphene sheets and Langmuir-Blodgett films // Nature Nanotech, 2008, Vol. 3, P. 538-542.
- 27. *Hernandez Y. et al.* High-yield production of graphene by liquid-phase exfoliation of graphite // Nature Nanotech, 2008, Vol. 3, P. 563–568.
- 28. *Meyer J.C. et al.* Direct imaging of lattice atoms and topological defects in graphene membranes // NanoLetters, 2008, doi: 10.1021/nl801386m.
- 29. Geim A. K., Kim P. Carbon wonderland // Scientific American, 2008, № 4, Р. 90-97. См. также: Андре Гейм и Филип Ким «Углерод страна чудес» // «В мире науки», 2008, № 7.
- 30. Scott Bunch J. et al. Impermeable atomic membranes from graphene sheets // NanoLetters, 2008, Vol. 8. № 8, P. 2458–2462.
- 31. Nature Materials, 2010, DOI: 10.1038/NMAT2751
- 32. http://www.wired.com/gadgetlab/2009/10/dna-analyzer-on-a-chip/ trekhmernye-nanostruktury.
- 33. Cheng Li, Guosong Hong and Limin Qi. Nanosphere Lithography at the Gas/Liquid Interface: A General Approach toward Free-Standing High-Quality Nanonets / Beijing National Laboratory for Molecular Sciences (BNLMS), State Key Laboratory for Structural Chemistry of Unstable and Stable Species, College of Chemistry, Peking University, Beijing 100871, People's Republic of China
  - Chem. Mater., 2010, Vol. 22, № 2, P. 476–481.
- 34. http://www.nanonewsnet.ru/news/2009/dnk-origami-novyi-podkhod
- 35. http://www.membrana.ru/particle/1038.
- **36.** http://www.dailytechinfo.org/nanotech/1129-samosobirayushhiesya -mikrosxemy-novaya.html.
- 37. Fernando Patolsky, Gengfeng Zheng, Oliver Hayden, Melike Lakadamyali, Xiaowei Zhuang, and Charles M. Lieber. Electrical detection of single viruses. Departments of Chemistry and Chemical Biology and Physics and Division of Engineering and Applied Sciences, Harvard University, Cambridge, MA 02138, Contributed by Charles M. Lieber, 2004.
- 38. http://www.thg.ru/cpu/d-wave\_orion/index.html.

- 39. Karttunen A.J., Linnolahti M., Pakkanen T.A. Structural characteristics of perhydrogenated boron nitride fullerenes // J. Phys. Chem. C, 2008, Vol. 112, № 27, pp. 10032–10037.
- 40. Chemical Biology and Physics and Division of Engineering and Applied Sciences, Harvard University, Cambridge, MA 02138.
- 41. http://www.cbio.ru/modules/news/print.php?storyid=2859.
- 42. Алексенко А.Г., Шагурин И.И. Микросхемотехника: Учеб. пособие для вузов М.: Радио и связь, 1990.
- 43. Ланнэ А.А. Оптимальный синтез линейных электронных схем. М.: Связь, 1978.
- 44. *Кармазинский А.Н.* Компоненты и элементы МДП-интегральных схем М.: МИФИ, 1981.
- 45. Норенков И.П., Мулярчик С.Г., Иванов С.Р. Экстремальные задачи при схемотехническом проектировании в электронике Минск БГУ, 1976.
- 46. Глориозов Е.Л. Метод структурного схемотехнического синтеза электронных схем // Изв. Вузов, Р/э, 1979, Т. 22, № 6.
- 47. *Глориозов Е.Л.* Схемотехнический структурный синтез М.: Микроэлектроника, 1981, Т. 10, № 2.
- 48. Патент Франции №2.038.338, НОІ 19/00, 1971.
- 49. Валиев К.А., Казенков Г.Г., Кремлев В.Я., Стороженко Г.И. Классификация и перспективы применения функционально-интегрированных элементов при разработке БИС // Микроэлектроника и полупроводниковые приборы. Сб. статей под ред. Васенкова. — М.: Сов. радио, 1976.
- 50. Глориозов Е.Л., Ссорин В.Г., Сыпчук П.П. Введение в автоматизацию схемотехнического проектирования — М.: Сов. радио, 1976.
- 51. Схемотехника ЭВМ: Учебник для студентов вузов по спец. ЭВМ / Под ред. Соловьева Г.Н. М.: Высш. шк., 1985.
- 52. Микропроцессоры: В 3-х кн. Кн. 1 и 2. Средства сопряжения. Контролирующие и информационно-управляющие системы. Учебник для вузов/под ред. Преснухина Л.Н. — М.: Высшая школа, 1986.
- 53. Угрюмов Е.П. Цифровая схемотехника СПб.: БХВ-Петербург, 2001.
- 54. Новиков Ю.В. Основы цифровой схемотехники М.: Мир, 2001.
- 55. *Корнеев В.В., Киселев А.В.* Современные микропроцессоры. Изд. 2 М.: Нолидж, 2000.
- 56. Электронные вычислительные машины. Лабораторный практикум: учебное пособие / под ред. Соловьева Г.Н. — М.: Высшая школа, 1987.
- 57. *Пухальский Г.И., Новосельцева Т.Я*. Проектирование дискретных устройств на интегральных микросхемах: справочник М.: Радио и связь, 1990.
- Каган Б.М. ЭВМ и системы: учебное пособие для вузов М.: Энергоатомиздат, 1991.

- 59. Потемкин И.С. Функциональные узлы цифровой автоматики М.: Энергоатомиздат, 1988.
- Мурога С. Системное проектирование сверхбольших интегральных схем. В 2-х книгах. Пер. с англ. под ред. В.М. Кисельникова — М.: Мир, 1985.
- 61. Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника (Полный курс): Учебник для вузов / Ю.Ф.Опадчий, О.П.Глудкин, А.И.Гуров; Под ред. Глудкина О.П. М.: Горячая Линия–Телеком, 2000.
- 62. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник — М.: Радио и связь, 1990.
- 63. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учебное пособие для вузов — СПб.: Политехника, 1996.
- 64. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре — Л.: Энергоатомиздат, 1986.
- 65. *Преснухин Л.Н., Воробьев Н.В., Шишкевич А.А.* Расчет элементов цифровых устройств М.: Высшая школа, 1991.
- 66. Степаненко И.П. Основы теории транзисторов и транзисторных схем. 4-е изд., перераб. и доп. М.: Энергия, 1977.
- 67. Степаненко И.П. Основы микроэлектроники. Учебное пособие для вузов. / 2-е изд., перераб. и доп. М.: Лаборатория Базовых Знаний, 2003.
- 68. Хоровиц П., Хилл У. Искусство схемотехники М.: Мир, 1983. Т. 1.
- *Титце У., Шенк К.* Полупроводниковая схемотехника М.: Мир, 1983.
- 70. *Угрюмов Е.П.* Цифровая схемотехника СПб.: ВНV Санкт-Петербург, 2002.
- Применение интегральных микросхем в электронной вычислительной технике: Справочник / Р.В. Данилов, С.А. Ельцова, Ю.П. Иванов и др.; под ред. Б.Н. Файзулаева, Б.В. Тарабрина — М.: Радио и связь, 1986.
- 72. *Пухальский Г.И., Новосельцева Т.Я*. Проектирование дискретных устройств на интегральных микросхемах: Справочник М.: Радио и связь, 1990.
- Грушвицкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем на микросхемах программируемой логики — СПб.: ВНV Санкт-Петербург, 2002.
- Зотов В.Ю. Проектирование цифровых устройств на основе ПЛИС фирмы XILINX в САПР WebPACK ISE — М.: Горячая линия–Телеком, 2003.
- 75. *Чернышев А.А.* Основы конструирования и надежности электронных вычислительных средств — М.: Радио и связь, 1998.
- Мотоока Т., Сакаути М., Танака Х., Хорикоси Х. Компьютеры на СБИС — М.: Мир, 1988.

- 77. Бабич Н.П. Компьютерная схемотехника. Методы построения и проектирования: Учебное пособие / Н.П. Бабич, И.А. Жуков Беларусь, Минск: МК-Пресс, 2004.
- 78. Зуев В.И., Ковригин Б.Н., Любенцов В.М., Тышкевич В.Г., Ядыкин И.М. Проектирование процессора ЭВМ: учебное пособие / Под ред. Б.Н. Ковригина. 2-е изд., перераб. — М.: МИФИ, 2006.
- Кокин А.А. Твердотельные квантовые компьютеры на ядерных спинах Москва–Ижевск: Институт компьютерных исследований, 2004.
- Трубочкина Н.К. Сборник контрольных вопросов и задач по курсу «Схемотехника ЭВМ» — М.: МИЭМ, 1993.
- Ж∂анов В.С., Капитанов В.Т., Трубочкина Н.К., Захарова Л.Е. Методические указания к компьютерному практикуму по дисциплине «Схемотехника». САПР ПЛИС типов ЕР900, 22V10 — М.: МИЭМ, 1996.
- 82. Жданов В.С., Трубочкина Н.К., Захарова Л.Е. Методические указания для выполнения курсового проекта по курсу «Схемотехника ЭВМ» М.: МИЭМ, 1997.
- 83. Callen H.B. Thermodynamics and an introduction to thermostatistics, 2nd ed. Wiley, 1985.
- 84. Трубочкина Н.К. Схемотехника ЭВМ М: МИЭМ, 2008.
- 85. *Трубочкина Н.К.* Машинное моделирование функционально-интегрированных элементов. Учебное пособие М.: МИЭМ, 1989.
- Benvenuti A. et al. Coupled thermal-fully hydrodynamic simulation of InP-based HBTs // IEDM Technical Digest, San Francisco, CA, USA, 1992, pp. 737-740.
- 87. Sentaurus Device. Synopsys. Version 2008. Tutorial. pp. 163–757. Registered Trademarks (®)Synopsys www.synopsys.com/Tools/TCAD/ Pages/default.aspx
- 88. Трубочкина Н.К., Мурашев В.Н., Петросян Ю.А., Алексеев А.Е. Функциональная интеграция. Концепция // Электронная промышленность, 2000, № 4, с. 49–70.
- 89. *Трубочкина Н.К., Мурашев В.Н., Петросян Ю.А., Алексеев А.Е.* Функциональная интеграция элементов и устройств // Электронная промышленность, 2000, № 4, с. 70–88.
- 90. Трубочкина Н.К. Моделирование внутреннего и поверхностного *p*-*n*-переходов с минимальным топологическим размером 20 нм и электрическим воздействием на электроды (2 часть) — журнал «Качество. Инновации. Образование», выпуск № 61. ISSN: 1999-513Х. 2010.
- 91. Szeto S., Reif R. A unified electrothermal hot-carrier transport model for silicon bipolar transistor simulations // Solid-State Electronics, 1989, Vol. 32, № 4, pp. 307–315.
- 92. Stecher M. et al. On the influence of thermal diffusion and heat flux on bipolar device and circuit performance // Simulation of Semiconductor Devices and Processes (SISDEP), 1993, Vol. 5, pp. 49–52.

- 93. Slotboom J.W., de Graaff H.C. Measurements of bandgap narrowing in Si bipolar transistors // Solid-State Electronics, 1976, Vol. 19, pp. 857-862.
- 94. Slotboom J.W., de Graaff H.C. Bandgap narrowing in silicon bipolar transistors // IEEE Transactions on Electron Devices, 1977, Vol. ED-24, № 8, pp. 1123-1125.
- 95. Allegretto W., Nathan A., Baltes H. Numerical analysis of magnetic-field-sensitive bipolar devices // IEEE Transactions on Computer-Aided Design, 1991, Vol. 10, №. 4, pp. 501-511.
- 96. Fossum J. G. et al. Carrier recombination and lifetime in highly doped silicon // Solid-State Electronics, 1983, Vol. 26,№ 6, pp. 569–576.
- 97. *King R. R., Swanson R. M.* Studies of diffused boron emitters: saturation current, bandgap narrowing, and surface recombination velocity // IEEE Transactions on Electron Devices, 1991, Vol. 38, № 6, pp. 1399–1409.
- 98. Rajkanan K., Singh R., Shewchun J. Absorption coefficient of silicon for solar cell calculations // Solid-State Electronics, 1979, Vol. 22, № 9, pp. 793-795.
- 99. Lombardi C. et al. A physically based mobility model for numerical simulation of nonplanar devices // IEEE Transactions on Computer-Aided Design, 1988, Vol. 7, № 11, pp. 1164–1171.
- 100. Masetti G., Severi M., Solmi S. Modeling of carrier mobility against carrier concentration in arsenic-, phosphorus- and boron-doped silicon // IEEE Transactions on Electron Devices, 1983, Vol. ED-30, № 7, pp. 764-769.
- 101. Fossum J.G. Computer-aided numerical analysis of silicon solar cells // Solid-State Electronics, 1976, Vol. 19, № 4, pp. 269–277.
- 102. Fossum J.G., Lee D.S. A physical model for the dependence of carrier lifetime on doping density in nondegenerate silicon // Solid-State Electronics, 1982, Vol. 25, № 8, pp. 741-747.
- 103. Alam M.A., Mahapatra S.A. comprehensive model of PMOS NBTI degradation // Microelectronics Reliability, 2005, Vol. 45, № 1, pp. 71-81.
- 104. Lang J.E., Madarasz F.L., Hemenger P.M. Temperature dependent density of states effective mass in nonparabolic p-type silicon // Journal of Applied Physics, 1983, Vol. 54, № 6, p. 3612.
- 105. Sze S.M. Physics of Semiconductor Devices. (2nd ed.), Wiley, 1981.
- 106. Glassbrenner C.J., Slack G.A. Thermal conductivity of silicon and germanium from 3oK to the melting point // Physical Review, 1964, Vol. 134, № 4A, pp. A1058-A1069.
- 107. Furkay S.S. Thermal characterization of plastic and ceramic surface-mount components // IEEE Transactions on Components, Hybrids, and Manufacturing Technology, 1988, Vol. 11, № 4, pp. 521–527.
- 108. Huldt L., Nilsson N.G., Svantesson K.G. The temperature dependence of band-to-band Auger recombination in silicon // Applied Physics Letters, 1979, Vol. 35, № 10, pp. 776-777.

- 109. Lochmann W., Haug A. Phonon-Assisted Auger Recombination in Si with Direct Calculation of the Overlap Integrals // Solid State Communications, 1980, Vol. 35, № 7, pp. 553-556.
- 110. *Hacker R., Hangleiter A.* Intrinsic upper limits of the carrier lifetime in silicon // Journal of Applied Physics, 1994, Vol. 75, № 11, pp. 7570-7572.
- 111. Tang T.-W. Extension of the Scharfetter-Gummel algorithm to the energy balance equation // IEEE Transactions on Electron Devices, 1984, Vol. ED-31, № 12, pp. 1912-1914.
- 112. Coldren L.A., Corzine S.W. Diode lasers and photonic integrated circuits. Wiley, 1995.
- 113. *Трубочкина Н.К.* Смешанное моделирование ступенчатого биполярного транзистора с минимальным топологическим размером 20 нм и толщиной базы 3 нм // Качество. Инновации. Образование. 2009, № 54.
- 114. Roulston D.J., Arora N.D., S. Chamberlain G. Modeling and measurement of minority-carrier lifetime versus doping in diffused layers of  $n^+-p$  silicon diodes // IEEE Transactions on Electron Devices, 1982, Vol. ED-29, No 2, pp. 284–291.
- 115. Трубочкина Н.К. Качественный анализ, прогноз и компьютерное моделирование МОП- и КМОП-наносхемотехники для твердотельных классических суперкомпьютеров // Качество. Инновации. Образование, 2010, № 63.
- 116. *Trubochkina N.K.* The junction circuitry theory for the elements of the inanimate and living synthesis systems and how it affects the development of nanotechnology. Доклад постерной сессии научно-технологической программы (рус., англ.) // 3-й Междунар. форум по нанотехнологиям (Rusnanotech 2010), Москва, 1–3 ноября 2010.
- 117. *Трубочкина Н.К* Новая элементная база на основе слоистых структур. Пленарный доклад // INTERMATIC!2010 Международная научно-техническая конференция «Фундаментальные проблемы радиоэлектронного приборостроения», Москва, 23–27 ноября 2010.
- 118. Трубочкина Н.К. Теория переходной схемотехники как инструмент разработки интеллектуальных наноструктур и наносистем. Пленарный доклад // Школа-семинар по тематическому направлению развития ННС Наноэлектроника, Москва, 13–15 декабря, 2010.
- 119. Трубочкина Н.К. Междисциплинарные аспекты нанотехнологий. Компьютерное моделирование наноструктур и наносистем. Научно-популярная лекция издательства «Бином. Лаборатория знаний». По заказу ГК РОСНАНО

(http://metodist.lbz.ru/content/videocourse.php).

- 120. *Белый А.В., Лукьянчиков Н.И., Трубочкина Н.К.* Полупроводниковая структура логического элемента И–НЕ. Заявка № 2010119553 от 17.05.2010 на изобретение.
- 121. Воробьев В.В, Соснин А.А., Трубочкина Н.К. Качественно новая четырехслойная наноструктура И-НЕ для логических схем суперкомпьютеров // Качество. Инновации. Образование, 2010, № 64.

- 122. Воробьев В.В, Соснин А.А., Трубочкина Н.К. Интегральный логический элемент И–НЕ на основе слоистой трёхмерной наноструктуры. Заявка № 2010119061 от 14.05.2010 на изобретение. Федеральная служба по интеллектуальной собственности патентам и товарным знакам (РОСПАТЕНТ).
- 123. *Жданов В.С., Трубочкина Н.К., Захарова Л.Е.* Задания к лабораторным работам по САПР ПЛИС. Учебное пособие М.: МИЭМ, 1998.
- 124. Издательство стандартов. ГОСТ 2.743–91. 1993. Обозначения условные графические в схемах. Элементы цифровой техники.
- 125. Барский В., Колчинский А., Лысов Ю., Мирзабеков А. Биологические микрочипы, содержащие иммобилизованные в гидрогеле нуклеиновые кислоты, белки и другие соединения: свойства и приложения в геномике // Мол. биол., 2002, Т. 36, С. 563–584.
- 126. *Перс Т.* Травление кремниевых микросхем с помощью углеродных нанотрубок

(http://perst.isssph.kiae.ru/Inform/perst/perst.htm#H\_08\_8).

- 127. www.nanometer.ru/2009/01/19/polevoj\_tranzistor\_55262.html.
- 128. http://thg.ru.
- 129. Schols S., Heremans P. Two-dimensional ATLAS device simulation of an organic ambipolar lightemitting field-effect transistor // Simulation Standard, 2008.
- 130. Фейнман Р. Моделирование физики на компьютерах // Квантовый компьютер и квантовые вычисления: Сб. в 2-х т. — Ижевск: РХД, 1999. Т. 2, с. 96–123.
- 131. Vyurkov V., Semenikhin I., Lukichev V., Burenkov A., Orlikovsky A. All-quantum simulation of an ultra-small SOI MOSFET // Proc. SPIE, 2008.
- 132. Вьюрков В.В., Лукичев В.Ф., Орликовский А.А., Семенихин И. А., Хомяков А.Н. Квантовое моделирование кремниевых полевых нанотранзисторов // Труды ФТИАН, 2008.
- 133. Orlikovsky A., Vyurkov V., Lukichev V., Semenikhin I., Khomyakov A. All quantum simulation of ultrathin SOI MOSFET // Nanoscaled Semiconductor-on-Insulator Structures and Devices., Springer, 2007, pp. 323-340.
- 134. Vyurkov V., Semenikhin I., Lukichev V., Burenkov A., Orlikovsky A. // All-quantum simulation of an ultra-small SOI MOSFET. International Conference 'Micro- and Nanoelectronics'-ICMN'2007, Zvenigorod, Russia, 2007, Book of Abstracts, p. 2–18.
- 135. Вьюрков В.В., Лукичев В.Ф., Орликовский А.А. Квантовое моделирование полевых нанотранзисторов // Труды XI Международного Симпозиума «Нанофизика и наноэлектроника», Нижний Новгород, 2007, с. 122.
- 136. Trubochkina N.K. [SU], Petrosyants K.O. [SU]. Injection NAND gate // Заявитель: MO I Elektronnogo Mash [SU]. МПК: H01L27/04; H01L27/04; (IPC1-7): H01L27/04. Информация о публикации: SU1744738 (A1) 1992-06-29. Priority Date: 1990-05-31.

- 137. Trubochkina N.K. [RU], Petrosyants K.O. [RU]. Complementary bipolar NAND circuit (options). Заявитель: MO GI elektroniki i mat tekhn [RU]. МПК: H01L27/04; H03K19/08; H01L27/04; (+3). Информация о публикации: RU2094910 (C1) - 1997-10-27. Priority Date: 1993-08-05.
- 138. Trubochkina N.K. [RU], Petrosyants K.O. [RU]. Complementary bipolar NAND gate // Заявитель: Mo GI elektroniki i mat tekhn [RU] МПК: H01L27/04; H01L27/04; (IPC1-7): H01L27/04. Информация о публикации: RU2073935 (C1) - 1997-02-20.Priority Date: 1994-08-04.
- 139. Trubochkina N.K. [RU], Petrosyants K.O. [RU]. Complementary NOR gate and its circuit arrangement // Заявитель: MO GI elektroniki i mat tekhn [RU]. МПК: H01L27/04; H03K19/08; H01L27/04; (+3). Информация о публикации: RU2094911 (C1) 1997-10-27. Priority Date: 1994-06-24.
- 140. *Xiang C. et al.* Total ionizing dose and single event effect studies of a 0.25Fm CMOS serializer ASIC // NSREC 2007, Data workshop.
- 141. *Paillard C., Ljuslin C., Marchioro A.* The CCU25: a network oriented Communication and Control Unit integrated circuit in a 0.25 Mm CMOS technology // Proceedings of the 8th Workshop on electronics for LHC and future experiments, Colmar (2002), CERN-LHCC2002-003 (2002), 174.
- 142. Трубочкина Н.К. Моделирование 3D наносхемотехники / Simulation of 3D Nanoscale Circuit Engineering. (рус., англ.) // CeBIT!2009. Информационные технологии в образовании. Наппочет 3–8 марта. DVD – сборник научных работ Федерального Агентства по образованию РФ.
- 143. Трубочкина Н.К. Переходная наносхемотехника / Junction Nanoscale Circuit Engineering (рус., англ.) // CeBIT!2009. Информационные технологии в образовании. Наппоver 3-8 марта. DVD – сборник научных работ Федерального Агентства по образованию РФ.
- 144. Кремниевая жизнь. Silicon life. Презентация-фильм. Под ред. Н.К. Трубочкиной (рус., англ.) // CeBIT!2009. Информационные технологии в образовании. Hannover 3–8 марта. DVD сборник научных работ Федерального Агентства по образованию РФ.
- 145. Трубочкина Н.К. Математическое моделирование и синтез оптимальной 3D наносхемотехники // Сб. тезисов Международного форума «Новые информационные технологии и менеджмент качества» (NIT&QM). Египет, Шарм Эль Шейх, 2009.
- 146. Трубочкина Н.К. Обзор и анализ состояния элементной базы для наноиндустрии: Перспективы развития // Сб. трудов ХҮШ Международной студенческой конференции-школы-семинара. Судак, 2009.
- 147. *Трубочкина Н.К.* Переходная 3D наносхемотехника новая концепция и новое качество всоздании трехмерных интегральных схем // Качество. Инновации. Образование, 2009, № 48.

- 148. Трубочкина Н.К. Инновационный подход к разработке новой элементной базы для суперкомпьютеров на основе переходной схемотехники и нанотехнологий. Выставочный стенд в рамках «ИНФОРМИКИ» // Презентация. Rusnanotech'09. Nanotechnology International Forum/ October 6–8.
- 149. Трубочкина Н.К. Interactive 3D in science and art: From 'Visual analysis of 3-D intelligent nano-circuitry to 3D art galleries on the web.' // International Scientific Seminar "Visual Computing in Fundamental Science and Academic Research", 19–25.
- 150. Трубочкина Н.К., Панфилов П.Б. Visual analysis and synthesis of intelligent 3d nano-structures // 17-я международная конференция «Advanced Laser Technologies». Анталья, Турция, 26 сентября – 1 октября, 2009.
- 151. *Трубочкина Н.К.* Биполярный транзистор // Заявка о выдаче патента РФ на полезную модель № 2009144397, 02.12.2009.
- 152. *Трубочкина Н.К., Попович И. П., Орлов П. В.* Качественно новая слоистая наноструктура ячейки памяти для суперкомпьютеров // Качество. Инновации. Образование, 2010, № 10.
- 153. *Орлов П.В., Попович И.П., Трубочкина Н.К.* Ячейка памяти на базе тонкослойной наноструктуры. Заявка № 2010119999 от 19.05.2010 на изобретение. Федеральная служба по интеллектуальной собственности патентам и товарным знакам (РОСПАТЕНТ).
- 154. Игнатова Э., Сазонтьев В., Трубочкина Н.К. Полупроводниковая структура инвертора. Заявка № от 2010124000 15.06.2010 на изобретение. Федеральная служба по интеллектуальной собственности патентам и товарным знакам (РОСПАТЕНТ).
- 155. Трубочкина Н.К. Моделирование внутреннего и поверхностного *p*-*n*-переходов с минимальным топологическим размером 20 нм и электрическим воздействием на электроды // Качество. Инновации. Образование, 2010, № 61.
- 156. *Трубочкина Н.К.* Разработка и моделирование качественно новой 3D наноструктуры КМОП инвертора с проектной нормой 20 нм основы новой элементной базы энергосберегающих СБИС // Качество. Инновации. Образование», 2011, № 73.
- 157. Ananiev S., Vyurkov V., Lukichev V. Surface scattering in SOI field-effect transistor. // Int. Conf. Micro- and Nanoelectronics-ICMNE'2005, Zvenigorod, Russia, Oct. 2005, pp 1–08.
- 158. Orlikovsky A.A., Vyurkov V.V., Lukichev V.F. Short channel SOI MOSFET as a quantum confinement device // Book of Abstracts, NATO Advanced Research Workshop Nanoscaled Semiconductor-on-Insulator Structures and Devices, 15–19 October 2006, Sudak, Crimea, Ukraine, pp. 43–44.
- 159. Tlustos L. et al. Charge sharing in pixel detectors for spectroscopic imaging. // Proc. 9th ICATPP Conference on Astroparticle, Particle, Space Physics, Detectors and Medical Physics Applications, 2005.

- 160. Ballabriga R. et al. The medipix3 prototype, a pixel readout chip working in single photon counting mode with improved spectrometric performance // IEEE Trans. Nucl. Sci., 2007, Vol. 54, № 5.
- 161. Norlin B., Frojdh C. Energy dependence in dental imaging with Medipix2 // Proceedings of the 6th International Workshop on Radiation Imaging Detectors, 2004.
- 162. Bethke K. et al. Applications and new developments in X-ray materials analysis with MEDIPIX2 // Nuclear Instr. and Methods in Physics Research, 2006.
- 163. *Vallerga J.V. et al.* Noiseless imaging detector for adaptive optics with kHz frame rates // Proc. SPIE Advancements in Adaptive Optics, 2004.
- 164. *Bisogni M.G. et al.* A medipix2-based imaging system for digital mammography with silicon pixel detectors // IEEE Trans.Nucl.Sci., 2003.
- 165. Pinsky L., Chancellor J., Minthaka D. Evolving the medipix2 technology for use as an active space radiation dosimeter // IEEE Aerospace Conference, 2008.
- 166. *Fiederle M. et al.* Energy calibration measurements of MediPix2 // Proceedings of the 9th International Workshop on Radiation Imaging Detectors, 2008.
- 167. TOTEM Collaboration "TOTEM Technical Design Report" CERN-LHCC-2004-002 TOTEM-TDR, 2004.
- 168. Aspell P. et al. VFAT2: A front-end system on chip providing fast trigger information, digitized data storage and formatting for charge readout of multi-channel silicon and gas particle detectors // Proceedings of the Topical Workshop on Electronics for Particle Physics TWEPP-07, p. 292, CERN-2007-007, ISBN 978-92-9083304-8.
- 169. Aspell P. VFAT2 Operating manual, internal note. (http://totem.web.cern.ch/Totem/work\_dir/electronics/totelwork\_files/PDFgeneral/VFAT2Manual.pdf).
- 170. Altera Corporation. Cyclone II device handbook, 2007, Vol. 1.
- 171. Christiansen J., Marchioro A., Moreira P., Sancho A. Receiver ASIC for timing, trigger and control distribution in lhc experiments // IEEE Trans. Nuclear Science, 1996, Vol. 43, pp.1773–1777.
- 172. FTDI Ltd. "FT245BL USB FIFO ( USB -Parallel ) I.C.", 2005.
- 173. *Трубочкина Н.К.* Новая схемотехника с использованием нанопроводов — как возможная элементная база для персональных суперкомпьютеров // Качество. Инновации. Образование, 2011.
- 174. Отчет по НИР по теме № 5952, 2009.
- 175. Отчет по НИР по теме № 5952, 2010.
- 176. Cypress Semiconductor Corp. "EZ-USB SX2<sup>™</sup> High-Speed USB Interface Device", 2005.
- 177. Barney D. et al. A flexible stand-alone testbench for facilitating system tests of the CMS Preshower // Proceedings of the 10th Workshop on electronics for LHC and future experiments, Boston (2004), CERN-LHCC-2004-030 (2004), 127.

- 178. Drouhin F. et al. The CERN CMS tracker control system // IEEE Nuclear Symposium, Roma, Italy, October 16-21 2004. CMS CR 2005/032. CERN, Geneva, August 2005.
- 179. FECV3D ownloadBuild < CMS < TWiki. Web page. https://twiki.cern.ch/twiki/bin/view/CMS/% 20FECV3D o wnloadBuild. 13.8.2008.
- 180. Qt cross-platform application framework Trolltech (http://www.trolltech.com/products/qt. 13.8.2008).
- 181. Kaspar J., TOTEM online monitor (https://totem.web.cern.ch/ Totem/work\_dir/software/doxygen/monitor/index.html)
- 182. https://twiki.cern.ch/twiki/bin/view/TOTEM/CompMonitor.
- 183. Bank R.E., Rose D.J., Fichtner W. Numerical methods for semiconductor device simulation // IEEE Transactions on Electron Devices, 1983, Vol. ED-30, № 9, pp. 1031-1041.
- 184. *Liegmann A*. The application of supernodal techniques on the solution of structurally symmetric systems // Technical Report 92/5, Integrated Systems Laboratory ETH, Zurich, Switzerland, 1992.
- 185. Azoff E.M. Semiclassical high-field transport equations for nonparabolic heterostructure degenerate semiconductors. Journal of Applied Physics, 1988, Vol. 64, № 5, pp. 2439-2446.
- 186. Schenk A., Mbller S. Analytical model of the metal-semiconductor contact for device simulation // Simulation of Semiconductor Devices and Processes (SISDEP), 1993, Vol. 5, pp. 441-444.
- 187. Vecchi M.C., Reyna L.G. Generalized energy transport models for semiconductor device simulation // Solid-State Electronics, 1994, Vol. 37, № 10, pp. 1705-1716.
- 188. Stettler M.A., Alam M.A., M.S. Lundstrom. A critical examination of the assumptions underlying macroscopic transport equations for silicon devices // IEEE Transactions on Electron Devices, 1993, Vol. 40, № 4, pp. 733-740.
- 189. *McAndrew C.C.*, *Singhal K.*, *Heasell E.L.* A consistent nonisothermal extension of the scharfetter–gummel stable difference approximation // IEEE Electron Device Letters, 1985, Vol. EDL-6, № 9, pp. 446–447.
- 190. Meinerzhagen B. et al. A new highly efficient nonlinear relaxation scheme for hydrodynamic MOS simulations // Workshop on Numerical Modeling of Processes and Devices for Integrated Circuits (NUPAD IV), Seattle, WA, USA, pp. 91–96, May 1992.
- 191. Apanovich Y. et al. An investigation of coupled and decoupled iterative algorithms for energy balance calculations // Simulation of Semiconductor Devices and Processes (SISDEP), 1993, Vol. 5, pp. 233-236.
- 192. Chen D. et al. An improved energy transport model including nonparabolicity and non-maxwellian distribution effects // IEEE Transactions on Electron Devices, 1992, Vol. 13, № 1, pp. 26–28.
- 193. Stratton R. Diffusion of hot and cold electrons in semiconductor barriers // Physical Review, 1962, Vol. 126, № 6, pp. 2002-2014.

- 194. BlrtekjFr K. Transport equations for electrons in two-valley semiconductors // IEEE Transactions on Electron Devices, 1970, Vol. ED-17, № 1, pp. 38-47.
- 195. Sweet J.N., Cooley W.T. Thermal resistance measurements and finite element calculations for ceramic hermetic packages // Sixth Annual IEEE Semiconductor Thermal and Temperature Measurement Symposium (SEMI-THERM), Scottsdale, AZ, USA, pp. 10–16, February 1990.
- 196. Kozarek R.L. Effect of case temperature measurement errors on the junction-to-case thermal resistance of a ceramic PGA. // Seventh Annual IEEE Semiconductor Thermal Measurement and Management Symposium (SEMI-THERM), Phoenix, AZ, USA, pp. 44–51, February 1991.
- 197. Curatelli F., Bisio G.M. Characterization of the thermal behaviour in ICs // Solid-State Electronics, 1991, Vol. 34, № 7, pp. 751–760.
- 198. Tatara R.A. Thermal modeling previews electronic device performance // PCIM, 1991, pp. 9–21.
- 199. Song S., Yovanovich M.M. Relative contact pressure: dependence on surface roughness and Vickers microhardness // Journal of Thermophysics and Heat Transfer, 1988, Vol. 2, № 1, pp. 43-47.
- 200. Klaassen D.B.M., Slotboom J.W., de Graaff H.C. Unified apparent bandgap narrowing in n- and p-type silicon // Solid-State Electronics, 1992, Vol. 35, № 2, pp. 125-129.
- 201. del Alamo J., Swirhun S., Swanson R.M. Simultaneous measurement of hole lifetime, hole mobility and bandgap narrowing in heavily doped *n*-type silicon // IEDM Technical Digest, 1985, pp. 290–293.
- 202. del Alamo J., Swirhun S., Swanson R.M. Measuring and Modeling Minority Carrier Transport in Heavily Doped Silicon // Solid-State Electronics, 1985, Vol. 28, № 1-2, pp. 47-54.
- 203. Swirhun S.E., Kwark Y.-H., Swanson R.M. Measurement of electron lifetime, electron mobility and band-gap narrowing in heavily doped *p*-type silicon // IEDM Technical Digest, 1986, pp. 24–27.
- 204. Swirhun S.E., del Alamo J.A., Swanson R.M. Measurement of hole mobility in heavily doped n-type silicon // IEEE Electron Device Letters, 1986, Vol. EDL-7, № 3, pp. 168-171.
- 205. Химическое приложение топологии и теории графов: Пер. с англ./ Под ред. Р. Кинга. — М.: Мир, 1987.
- 206. *Харари Ф*. Теория графов. М.: Мир, 1973.
- 207. *Карасев В.А., Лучинин В.В.* Введение в конструирование бионических наносистем. — М.: ФИЗМАТЛИТ, 2009.
- 208. Карасев В.А. Архитектура, принципы организации и функционирования биоорганических наноструктур // Вкн. Нанотехнология. Физика, процессы, диагностика, приборы / Ред. В.В. Лучинин и Ю.М.Таиров. — М:. ФИЗМАТЛИТ, 2006.

## Оглавление

Предисловие автора 3
Введение
Глава 1. Основные этапы развития элементной базы ЭВМ 9
1.1. Элементная база и поколения ЭВМ
1.2. Историческая справка создания вычислительных
устройств
1.3. Перспективы и проблемы развития элементной базы ЭВМ 12
<b>1.3.1.</b> Трехмерные СБИС
1.3.2. Изобретение, изменившее отношение
к транзисторной схемотехнике
1.4. Компоненты транзисторной схемотехники
1.4.1. Назначение компонентов транзисторной
схемотехники
1.4.2. Пример описания технологии создания интегральной
структуры с помощью специальных операторов 16
1.5. Представление интегральных структур транзисторов
как схем переходной схемотехники
Глава 2. Обзор и анализ состояния элементной базы
для наноиндустрии. Перспективы развития
2.1. Настоящее и будущее наноэлектроники
2.2. Поиск оптимального компонента
2.2.1. 3D транзистор
2.2.2. FinFET-транзистор
2.2.3. Пьезотранзистор
$2.2.4.~\Pi$ олевой транзистор на основе графеновой наноленты . $~30$
2.2.5. Полевой транзистор на основе графена
2.2.6. Органический светоизлучающий полевой транзистор. 31
2.2.7. ДНК-транзистор
2.3. Поиск альтернативных макросхем
2.3.1. Создание наноструктуры с помощью ДНК 33
2.3.2. Нейроны и кремниевая электроника
2.3.3. Самособирающийся чип
2.3.4. Биочипы
2.4. Поиск альтернативного компьютера

		2.4.1. Квантовый компьютер	<u>39</u>
		2.4.2. Молекулярный биокомпьютер	42
	2.5.	Проблемы научного поиска новой элементной базы	42
	2.6.	Поиск оптимальной схемотехники	
		для твердотельных СБИС	43
		2.6.1. Концептуально новая схемотехника вычислительных	
		3D наносистем: переходная схемотехника	43
<b>.</b>	000		
יר ו ער		3. Переходная 3D напосхемотехника — повая компонентная	
	ем	ция и повое качество в создании трехмерных интегральных	<u>1</u> 1
07	3.1.	Закон Мура достигает своего предела	44
	3 2	Основные понятия и определения	45
	3.3	Принципиальная особенность новой концепции	$\overline{47}$
	3 4	Этапы разработки наноструктур переходных элементов	48
	3 5	Пути дальнейшего развития переходной схемотехники	49
	3.6	Интересные совпаления в переходной кремниевой	10
	0.0.	и ураролной сурмотруниках	10
_			<b>1</b> 0
Гл	ава	4. Теоретические основы переходной схемотехники	51
	4.1.	Математическая модель элемента переходной	
	4.0	схемотехники	51
	4.2.	Основы твердотельной переходной схемотехники	<b>54</b>
	4.3.	Необходимость компьютерного физического моделирования	~ ~
		интегральной структуры	56
	4.4.	Моделирование наноструктур ( $N = 2$ ). Моделирование	
		внутреннего и поверхностного <i>p</i> - <i>n</i> -переходов — основных	
		компонентов твердотельной переходной схемотехники	56
		4.4.1. 2D моделирование внутреннего <i>p</i> - <i>n</i> -перехода	
		с минимальным топологическим размером 20 нм	
		при электрическом воздействии на электроды	57
		4.4.2. 3D моделирование внутреннего $p \rightarrow n$ -перехода	
		с минимальным топологическим размером 20 нм	
		с электрическим воздействием на электроды	64
		4.4.3. 2D моделирование поверхностного <i>p</i> - <i>n</i> -перехода	
		с минимальным топологическим размером 20 нм	
		с электрическим воздействием на электроды	<b>6</b> 8
		4.4.4. 3D моделирование поверхностного <i>p</i> - <i>n</i> -перехода	
		с минимальным топологическим размером 20 нм	
		и электрическим воздействием на электроды ( $p \Rightarrow n$ ) .	73
		4.4.5. Анализ токовых характеристик внутреннего	
		и поверхностного <i>p</i> - <i>n</i> -переходов	76
		4.4.6. Технологическая доступность различных	
		пространственных реализаний внутреннего	
		и поверхностного $p-n$ -переходов	77

	4.4.7.	Физические и математические модели
		для моделирования в Sentaurus Device
		(TCAD Synopsys 2008)
	4.4.8.	Сравнительный анализ наноструктур внутреннего
		и поверхностного $p-n$ -переходов
Глава 🗄	5. Элеі	менты переходной схемотехники
5.1.	Синте	з и моделирование наноструктуры биполярного
	транз	истора размерностью $N=3$
	5.1.1.	Уравнение синтеза абстрактной модели биполярного
		транзистора в переходной схемотехнике (этап 1) 83
	5.1.2.	Генерация наноструктур биполярного транзистора
		(N = 3) как схем переходной наносхемотехники
		(этапы 2 и 3) 84
	5.1.3.	Моделирование ступенчатого биполярного
		транзистора с моделью структуры $n_1 \! \Rightarrow \! p_2 \! \Rightarrow \! n_3$
		(этап 4)
5.2.	Синте	з и моделирование наноструктуры МОП-транзистора
	(N = 4)	$4) \ldots 97$
	5.2.1.	Использование переходов полупроводник-окисел 97
	5.2.2.	Уравнение синтеза абстрактной модели
		МОП-транзистора в переходной схемотехнике
		(этап 1)
	5.2.3.	Генерация наноструктур МОП-транзистора ( $N=4$ )
		как схем переходной наносхемотехники
		(этапы 2 и 3)
	5.2.4.	Моделирование МОП-транзистора с моделью
		структуры (этап 4) 101
Глава (	6. Сист	гема простейших логических элементов 109
6.1.	Класс	ификация элементов ЭВМ 109
6.2.	Систе	ма простейших логических потенциальных
	элемн	итов
	6.2.1.	Инвертор. Логическая схема НЕ
	6.2.2.	Конъюнктор. Логическая схема И
	6.2.3.	Дизъюнктор. Логическая функция ИЛИ 112
	6.2.4.	Элемент Шеффера. Логическая функция И-НЕ 112
	6.2.5.	Элемент Пирса. Логическая функция ИЛИ–НЕ 113
6.3.	Техни	ческие параметры логических элементов ЭВМ 114
	6.3.1.	Коэффициент объединения по входам 114
	6.3.2.	Нагрузочная способность
	6.3.3.	Передаточная характеристика 115
	6.3.4.	Потребляемая мощность
<i>c i</i>	6.3.5.	Динамические параметры логического элемента 117
6.4.	Алгор	итм создания переходного элемента

6.5. Пример проектирования интегральной схемы 118
6.6. Схемотехника интегральных инжекционных схем (И <sup>2</sup> Л) —
частный случай переходной схемотехники ( $N=4)$ 120
6.6.1. Инжекционный инвертор. Алгоритм синтеза 120
6.6.2. Принцип функциональной интеграции 122
6.7. Правила генерации структурных формул интегральных
структур по математической модели ФИЭ $\dots\dots\dots\dots$ $123$
6.7.1. Пример. Генерация структур для моделей
размерностью $N=8.\ldots\ldots\ldots\ldots\ldots\ldots125$
6.8. Реализации переходных схем на базе инжекционного
инвертора
6.8.1. Инжекционный инвертор с торцевым инжектором
(схема HE) 129
6.8.2. НСТЛ: непосредственно связанная транзисторная
логика (схема НЕ–Монтажное И)
6.8.3. Инжекционный вентиль НСТЛ
6.9. Схемотехника инжекционных схем
6.9.1. Инжекционный инвертор
6.9.2. Реализация дизъюнкции. Инжекционная схема
ИЛИ-НЕ/ИЛИ 135
6.9.3. Схемная реализация конъюнкции.
Инжекционная схема И–НЕ/И
6.10. Алгоритм проектирования сложных схем
в схемотехнике И <sup>2</sup> Л 138
6.11. Другие типы инжекционных схем
Глава 7. Переходная схемотехника.
Синтез математических моделей 141
7.1. Операция объединения для синтеза моделей ФИЭ 141
7.2. Пример проектирования схемы размерностью
N = 4 в переходной (интегральной) схемотехнике 145
7.3. Синтез интегральных структур схем НЕ размерностью
$N = 4 \dots \dots$
7.4. Анализ ФИЭ с математической моделью G4.2 на примере
интегральнои структуры G4.2.2 и ее сравнение
с инжекционным инвертором G.4.1.2
7.5. Правила описания интегральных структур 149
7.6. Моделирование переходных наноструктур HE ( $N = 4$ ).
моделирование наноструктуры вертикального
инжекционного инвертора
(.0.1. у равнение синтеза аострактной модели роржима и норо $M^2 \Pi$ интерриора в норомотися
вертикального и лгинвертора в переходной
Схемотехнике (этап 1)

7.	.6.2. Генерация вертикальной наноструктуры
	$\mathrm{M}^2 \mathrm{JI}$ -инвертора ( $N=4$ ) как схемы переходной
	схемотехники
7.	.6.3. 2D моделирование вертикального переходного
	инвертора
7.	.6.4. Результаты 2D моделирования вертикальной
	наноструктуры И <sup>2</sup> Л-инвертора
7.	.6.5. 3D моделирование наноструктуры вертикального
	инжекционного инвертора
7.7. Д	ругие инверторы переходной схемотехники
7	.7.1. Синтез инверторов ( $N = 5$ )
7.	7.2. Синтез комплементарных биполярных инверторов
	(N=6)
Глава 8.	Реализация функции И–НЕ в транзисторной
и перехо	дной схемотехниках
8.1. P	еализация функции И–НЕ в транзисторной
CZ	кемотехнике в базисе диодно-транзисторной логики 171
8.2.0	птимизация элемента ДТЛ. Преобразование схемы
Д	ТЛ в ТТЛ с простым инвертором
8.3. T	ранзисторно-транзисторная логика с простым
И	нвертором
8.4. M	lодификации ТТЛ с простым инвертором
$8.5.{ m T}$	ТЛ со сложным инвертором
8.6. N	Іодификации схем ТТЛ со сложным инвертором 188
8	.6.1. ТТЛ с диодом в базовой цепи нагрузочного
	транзистора
8	.6.2. ТТЛ с ключом в базовой цепи выходного
	транзистора
8	.6.3. ТТЛ с использование пары Дарлингтона
8	.6.4. Повышение быстродействия схемы ТТЛ со сложным
	инвертором
8.7. P	еализация функции И–ИЛИ–НЕ в схемотехническом
ба	азисе ТТЛ
8.8. C	хема ТТЛ с тремя состояниями 197
8.9. P	еализация схемы И–НЕ в переходной схемотехнике 199
8	.9.1. Синтез КТТЛ с простым инвертором ( $N = 8$ ) 200
8	.9.2. Уравнение синтеза схемы И–НЕ в переходной
	схемотехнике 200
8	.9.3. Синтез интегральных структур КТТЛ
8.10.	Алгоритмы проектирования СБИС в базисе ТТЛ 207
8	.10.1. Алгоритм проектирования сложных схем
	в базисе ТТЛ И–НЕ
8	10.2. Алгоритм проектирования сложных схем
	в базисе ТТЛ И–ИЛИ–НЕ

8.11.	Физическое моделирование наноструктуры переходного
	элемента И–НЕ ( <i>N</i> = 8) со структурной формулой
	на рисунке 8.44, б 209
	8.11.1. Результаты компьютерного моделирования
	переходного элемента И–НЕ ( $N = 8$ )
	8.11.2. Физическое моделирование наноструктуры
	переходного элемента И–НЕ (N = 8) со структурной
	формулой на рисунке 8.51
	8.11.3. Физическое моделирование наноструктуры
	переходного элемента И–НЕ (N = 8) со структурной
	формулой на рисунке 8.56, б
Глава 9.	Реализация функции ИЛИ–НЕ в транзисторной
и перех	одной схемотехниках
9.1.	Реализация функции ИЛИ-НЕ в переходной
	схемотехнике
	9.1.1. Синтез молелей ФИЭ класса НСТЛ
9.2	Токовый ключ — первая молификация ЭСЛ 229
0.2.	9.2.1. Работа токового к поча 230
	9.2.2. Постоинства и нелостатки токового ключа 231
93	Схема МЭСП (вторая молификация ЭСП) реализации
5.0.	функционально полного логического вентиля на базе
	токорого к тюна 931
9.4	Схема ЭСП (преть в молификация) 232
5.4.	
	9.4.1. Зависимость логических нуля и единицы от
05	
9.0.	(иотрортод молификация СП) 222
	$(4 \text{ erbeptas Modulu Radius OCI)}$ $(4 \text{ erbeptas Modulu Radius OCI)$ $(4 \text{ erbeptas Modulu Radius OCI)}$ $(4  erbeptas Modulu Radius OCI)$ $(4 \text{ erbeptas$
06	9.5.1. Схема источника опорного напряжения для ЭСЛ 254
9.0.	Схема ЭСЛ с одним источником питания
	(пятая модификация)
	9.0.1. Пример использования монтажного или
0.7	для реализации сложных логических функции 230
9.7.	Алгоритмы проектирования сложных схем в оазисе ЭСЛ. 236
	9.7.1. Алгоритм проектирования сложных схем
	в базисе ЭСЛ ИЛИ-НЕ
	9.7.2. Алгоритм проектирования сложных схем
	в базисе ЭСЛ ИЛИ-НЕ-М <sub>ИЛИ</sub>
9.8.	ЭСЛ в переходной схемотехнике
9.9.	Математические модели ЭСЛ в переходной
	схемотехнике
9.10.	Генерация моделей наноструктур ИЛИ–НЕ
	в классе МЭСЛ
9.11.	Физическое моделирование наноструктуры
	переходного элемента ИЛИ-НЕ (НСТЛ)

9.11.1. Уравнение синтеза	3
9.11.2. Генерация наноструктуры	3
9.11.3. Компьютерное моделирование наноструктуры	
ИЛИ–НЕ	4
Глава 10. Транзисторная и переходная МОП-схемотехники 24	8
10.1. МОП-транзисторы	8
10.2. МОП-инверторы	9
10.2.1. МОП-инвертор с лвумя источниками питания.	
Вариант 1	9
10.2.2. МОП-инвертор с олним источником питания.	Č
Вариант 2	1
10.2.3. МОП-инвертор с одним источником питания.	-
Вариант 3	1
10.3. Представление МОП-инвертора в переходной	1
схемотехнике 25	2
10.3.1. Упавнение синтеза математической молели	
МОП-инвертора в переходной схемотехнике 25	2
10.3.2. Генерация полупроводниковых структур	
МОП-инвертора 25	3
10.3.3. Физическое молелирование наноструктуры	
МОП-инвертора — схемы переходной	
схемотехники 25	3
10.4 МОП-суема И–НЕ. Транзисторная суемотехника $25$	8
10.5. Математическая молель и структурные формулы	0
МОП-суемы И–НЕ в переходной суемотехнике 25	9
10.6 МОП-схема ИЛИ-НЕ Транзисторная схемотехника 26	1
10.7 Математическая молель МОП-схемы И ПИ-НЕ	1
в переходной схемотехнике 26	2
10.8 Принципы синтеза МОП-схем из транзисторов 26	4
10.9. Проектирование догических МОП-схем	Î
пюбой сложности на МОП-транзисторах	4
10.9.1. Алгоритм проектирования	4
10.10. Лостоинства и нелостатки МОП-схем	6
	_
11.1. ИМОП индертвор в преизистерной сисистриники 20	7
11.1.1. Интертор в транзисторной схемотехнике 20	"
11.1.1. Интегральная структура кмон-инвертора	0
В Эпитаксиально-планарной технологии 20	0
оконоточнико при в переходной основной при в переходной основание осно	0
ихемотехнике	g
11.5. компьютерное моделирование наноструктуры КМОП-инпортора, со стринтирной формилой	
клюптинвертора со структурной формулой	0
на рисунке 11. $\mathcal{I}$	U

Оглавле	ние
---------	-----

	11.4.	Компьютерное моделирование вертикальной
		наноструктуры КМОП-инвертора
		со структурной формулой на рисунке 11.8, а
	11.5.	КМОП-вентиль И-НЕ в транзисторной схемотехнике 279
	11.6.	Математическая модель КМОП-схемы И–НЕ
		в переходной схемотехнике
	11.7.	КМОП-вентиль ИЛИ–НЕ в транзисторной
		схемотехнике
	11.8.	Математическая модель КМОП-схемы ИЛИ–НЕ
		в переходной схемотехнике 282
	11.9.	Общее в КМОП-схемах НЕ, И–НЕ, ИЛИ–НЕ 284
	11.10.	Принципы синтеза КМОП-схем разной сложности 284
	11.11.	Проектирование КМОП-схем любой сложности 284
		11.11.1. Алгоритм проектирования 284
	11.12.	Достоинства и недостатки КМОП-схем
Гла	ава 12	. Транзисторная и переходная БиМОП-схемотехники 286
	12.1.	БиМОП-инвертор
		12.1.1. Уравнение синтеза математической молели 286
		12.1.2. Генерация полупроволниковых структур
		БиМОП-инвертора
		12.1.3. Компьютерное молелирование переходной
		наноструктуры БиМОП-инвертора размерностью
		N = 6
	12.2.	БиМОП-схема И–НЕ. 293
		12.2.1. Транзисторные варианты — БиМОП ТТЛ 293
		12.2.2. Синтез переходных моделей
		БиМОП-схем И–НЕ 294
	123	БиМОП-схема ИЛИ-НЕ 295
	12.0.	12.3.1. Транзисторный вариант БиМОП НСТП 205
		12.3.2. Синтер переходной модели БиМОП-суемы
		ИПИ_НЕ 205
_		
Гла	ава 13	. Методика проектирования СБИС в переходной
СХЄ	эмоте	Книке
	13.1.	Этапы проектирования устроиств
		13.1.1. Постановка задачи
		13.1.2. Определение схемотехнического базиса
		и типа проектирования
	13.2.	Проектирование устройств в переходной
		схемотехнике
		13.2.1. Сравнительный анализ транзисторной
		и переходной схемотехник
	13.3.	Проектирование сложных комбинационных схем
		в переходной схемотехнике

Глава 14	. Триггерные схемы	305
14.1.	Структурная схема триггера	305
14.2.	Классификации триггеров	306
14.3.	Комбинированные триггеры	306
14.4.	Асинхронные триггеры	307
	14.4.1. Бистабильная ячейка, или асинхронный	
	<i>RS</i> -триггер	307
	14.4.2. Модификации <i>RS</i> -триггера	311
	14.4.3. Универсальный <i>JK</i> -триггер	314
	14.4.4. <i>Т</i> -триггер	315
	14.4.5. <i>D</i> -триггер	315
	14.4.6. <i>DV</i> -триггер	316
14.5.	Методы проектирования триггеров	317
	14.5.1. Проектирование триггеров на основе	
	RS-триггера	317
	14.5.2. Метод преобразования характеристических	
	уравнений	319
	14.5.3. Метод сравнения характеристических уравнений	320
	14.5.4. Метод проектирования триггеров	
	по характеристическим уравнениям	322
14.6.	Синхронные триггеры	326
14.7.	Проектирование триггеров на МОП-транзисторах	
140	и КМОП-парах транзисторов	328
14.8.	Проектирование комбинированных триггеров	328
14.9.	Многотактные триггеры.	330
14.10	14.9.1. Двухтактные триггеры	330
14.10.	Триггеры в переходной схемотехнике	333
	14.10.1. Модели оистаоильных ячеек в переходной	000
1 / 1 1	оиполярной схемотехнике	333
14.11.	Компьютерное моделирование наноструктуры	
	из рисичие 14.27 <i>а</i>	225
	Ha pucyfike 14.57, $u$	246
		040
Глава 15	. Последовательностные цифровые функциональные	~ ~ ~
устроист		348
19.1.	Оощая структурная схема	940
15 9		040 940
10.2.	пример проектирования последовательностной схемы	349
Глава 16	. Регистры	353
16.1.	Классификация регистров	353
	16.1.1. Регистр с параллельными приемом	
	и выдачей информации	354
	16.1.2. Регистр с параллельным приемом	05.
	и последовательной выдачей информации	354

16.1.3. Регистр с последовательным приемом			
и параллельной выдачей информации	•	•	355
16.1.4. Регистр с последовательными приемом			
и выдачей информации			355
16.1.5. Универсальный регистр			356
16.2. Регистры хранения			356
16.2.1. Регистр хранения на <i>RS</i> -триггерах			356
16.2.2. Регистр хранения на <i>D</i> -триггере			357
16.2.3. <i>RS</i> -триггер с парафазным приемом	•	•	
и вылачей информации			358
1624 Реализация на регистрах догических операций	•	•	359
16.2.5. Примеры использования поразрядных	•	•	000
порицеских операций на регистрах			361
16.3 Permember endure	•	•	363
16.21 Dog uponug populato a puto up $PS$ -mouthops	•	•	264
16.2.2. Доровонных й розмотр	•	•	266
	•	•	300
10.4. пример проектирования схемы памяти в переходной			967
схемотехнике	•	•	30 (
Глава 17. Счетчики	•	•	369
17.1. Последовательные счетчики	•	•	369
17.2. Параллельные счетчики	•	•	371
17.3. Вычитающий счетчик	•	•	376
17.4. Счетчик с ненормальным порядком счета			
(частный случай генератора чисел)	•	•	376
17.5. Реверсивный счетчик с основанием 10	•	•	377
17.6. Последовательно-параллельные счетчики	•	•	379
Глава 18. Генераторы чисел			380
18 1 Пример проектирования устройства управления			380
	•	•	000
Глава 19. Комоинационные схемы устроиств	•	•	383
19.1. Дешифраторы	•	•	383
19.2. Шифраторы	•	•	380
19.3. Мультиплексоры	•	•	388
19.4. Демультиплексоры	•	•	391
19.5. Арифметико-логические устройства	•	•	391
19.6. Схемы сравнения — двоичные компараторы	•	•	393
Глава 20. Схемотехника матриц.			
Матричное проектирование			397
20.1. Классификация полупроводниковых запоминающих			
устройств			397
20.2. Запоминающие устройства с произвольной выборкой.	•		<b>39</b> 8
20.2.1. Биполярный запоминающий элемент ЗУПВ	•	•	399
20.2.2. МОП-запоминающий элемент ЗУПВ	•	•	400
20.3. ПЗУ			400

20.3.1. Строковое ПЗУ
20.3.2. ПЗУ с выборкой одного разряда
20.3.3. Программируемые биполярные ПЗУ 402
20.3.4. Масочно-программируемые ПЗУ
20.3.5. Стираемые ПЗУ
20.4. Применение ПЗУ. Примеры
20.4.1. Сумматор на ПЗУ 406
20.4.2. Счетчик на ПЗУ
20.4.3. Генератор чисел на ПЗУ
20.4.4. Хранение в ПЗУ графических образов и текстовых
символов
20.4.5. Хранение в ПЗУ оцифрованного сигнала 409
20.5. Программируемые логические матрицы
20.5.1. Основной вентиль биполярной ПЛМ 410
20.5.2. Построение ПЛМ
20.5.3. Использование ПЛМ без триггеров в сложных
устройствах
20.5.4. Реализация на одной ПЛМ нескольких устройств . 413
20.5.5. ПЛМ с триггерами
Глава 21. Автоматизация этапов проектирования СБИС
в переходной схемотехнике
21.1. Синтез математических моделей элементов и устройств
переходной схемотехники. Алгоритмы
21.2. Генерация наноструктур элементов и устройств
переходной схемотехники
21.3. 2D и 3D моделирование переходных наноструктур 429
21.3.1. Особенности моделирования элементов переходной
схемотехники
21.3.2. Дополнительное программное обеспечение 431
Глава 22. Система математических моделей и наноструктур
логических элементов и элементов памяти переходной
схемотехники различной размерности для полупроводниковой
наноэлектроники
Глава 23. Сравнительный анализ транзисторной и переходной
полупроводниковых схемотехник
23.1. Преимущества переходной 3D схемотехники
23.2. Проблемы переходной полупроводниковой
3D схемотехники
Глава 24 Наноструктуры и их модели
Четыре типа переходной схемотехники
24.1. Модели наноструктур переходной полупроволниковой
схемотехники (первый тип)
24.2. Модели наноструктур биосхемотехники (второй тип) 450

24.2.1. Базовые элементы	D
24.2.2. Сочетание аминокислот — синтез схем	
биосхемотехники	4
24.3. Сравнение моделей наноструктур первого и второго типов	
переходной схемотехники	4
24.4. Модели наноструктур неживых углеродных переходных	
систем (третий тип)	1
24.5. Модели неживых неуглеродных переходных систем	
(четвертый тип)	3
24.6. Единство и различия моделей наноструктур четырех	
типов переходной схемотехники	4
Заключение	3
Литература	5



Рис. 7.14. Результаты 3D моделирования наноструктуры вертикального ИИ (продолжение) для следующих функций: а) плотность электронов, б) плотность дырок, в) плотность тока электронов, г) плотность тока дырок, д) пространственный заряд, е) электростатический потенциал



Рис. 8.47. Результаты 2D моделирования переходного элемента И–НЕ (ТТЛ): а) общая математическая модель на два входа, б) подвижность дырок (слева — режим, когда на выходе логическая единица, справа — логический ноль), в) пространственный заряд (слева — режим, когда на выходе логическая единица, справа — логическая едини едини



Рис. 8.48. Результаты 2D моделирования переходного элемента И–НЕ (слева — режим, когда на выходе логическая единица, справа — логический ноль): *а*) электростатический потенциал, б) плотность электронов, *в*) плотность дырок



**Рис. 8.49.** Результаты 2D моделирования переходного элемента И–НЕ (слева — режим, когда на выходе логическая единица, справа — логический ноль): *a*) квазипотенциал для дырок, *б*) квазипотенциал для электронов, *b*) подвижность электронов


**Рис. 8.50.** Результаты 3D моделирования переходного элемента И–НЕ: *a*) плотность дырок, *б*) плотность электронов, *b*) электростатический потенциал



Рис. 8.52. Наноструктура переходного элемента И–НЕ с максимальной информационной плотностью: *a*) конструкция, *б*) расчетная сетка для моделирования





а









Рис. 8.54. Результаты 3D моделирования наноструктуры И–НЕ (*N* = 7) со структурной формулой, изображенной на рисунке 8.51 (слева — режим, когда на выходе напряжение логического нуля, справа — логической единицы): *a*) плотность электронов, *б*) плотность дырок, *в*) пространственный заряд





а

shRecombination [cm\*-3\*s\*-1] 1.1E+23 4.9E+20 2.2E+10 9.9E+15 4.4E+13 -1.1E+12 -1.1E+12 sinRecombination [cm\*-3\*s\*-1] 1.1E+23 1.3E+20 1.6E+17 2.0E+14 -7.7E+11 -6.3E+14





Рис. 8.55. Результаты 3D моделирования наноструктуры И–НЕ (*N* = 7) со структурной формулой, изображенной на рисунке 8.51 (слева — режим, когда на выходе напряжение логического нуля, справа — логической единицы): *а*) электростатический потенциал, *б*) RSH-рекомбинация, *в*) подвижность дырок



Рис. 8.61. Результаты 3D моделирования физических характеристик наноструктуры И–НЕ со структурной формулой, представленной на рисунке 8.56, б, со стороны части структуры И: а) электростатический потенциал, б) квазипотенциал Ферми для электронов, *в*) плотность дырок (слева представлен режим, когда на выходе напряжение логического нуля, справа — напряжение логической единицы)

 $u_{\text{Bbix}} = u_1$ 

в

 $u_{\text{Bbix}} = u_0$ 



Рис. 8.62. Результаты 3D моделирования физических характеристик наноструктуры И–НЕ со структурной формулой, представленной на рисунке 8.56, б, со стороны структуры НЕ: а) электростатический потенциал, б) квазипотенциал Ферми для электронов, в) плотность дырок (слева представлен режим, когда на выходе напряжение логического нуля, справа — напряжение логической единицы)



Рис. 9.15. Результаты 3D физического моделирования переходной наноструктуры ИЛИ–НЕ: *a*) плотность тока электронов, *б*) плотность тока дырок, *в*) подвижность электронов, *г*) подвижность дырок



Рис. 9.16. Результаты 2D физического моделирования сечения переходной структуры ИЛИ–НЕ: *a*) подвижность дырок, *б*) плотность дырок, *в*) скорость электронов, *r*) подвижность электронов, *д*) плотность тока электронов, *е*) электростатический потенциал, *ж*) напряженность электрического поля, *з*) пространственный заряд









Рис. 10.8. Результаты 2D моделирования МОП-наноструктуры HE с размерностью N = 6 с минимальным топологическим размером 10 нм и толщиной подзатворного оксида, равной 4 нм: *a*) 2D МОП-наноструктура HE с размерностью N = 6 с расчетной сеткой, *б*) SRH-рекомбинация, *в*) скорость дырок, *г*) подвижность дырок



Рис. 10.9. Результаты 2D моделирования МОП-наноструктуры HE с размерностью *N* = 6 с минимальным топологическим размером 10 нм и толщиной подзатворного оксида, равной 4 нм (продолжение): *a*) плотность дырок, *б*) скорость электронов, *в*) квазипотенциал Ферми для электронов, *г*) подвижность электронов



Рис. 10.10. Результаты 3D моделирования МОП-наноструктуры HE с размерностью *N* = 6 с минимальным топологическим размером 10 нм и толщиной подзатворного оксида, равной 4 нм: *a*) 3D МОП-наноструктура HE с размерностью *N* = 6 с расчетной сеткой, *б*) SRH-рекомбинация, *в*) скорость дырок, *г*) подвижность дырок









Рис. 10.11. Результаты 3D моделирования МОП-наноструктуры HE с размерностью N = 6 с минимальным топологическим размеров 10 нм и толщиной подзатворного оксида, равной 4 нм (продолжение): *а*) подвижность электронов, б) плотность дырок, *в*) пространственный заряд, *г*) электростатический потенциал



Рис. 11.12. Результаты компьютерного моделирования плотности дырок в 3D наноструктуре КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, для двух выходных режимов



**Рис. 11.13.** Результаты компьютерного моделирования подвижности дырок в 3D наноструктуре КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, для двух выходных режимов



Рис. 11.14. Результаты компьютерного моделирования пространственного заряда в 3D наноструктуре КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, для двух выходных режимов



Рис. 11.15. Результаты компьютерного моделирования электростатического потенциала в 3D наноструктуре КМОП-инвертора со структурной формулой, представленной на рисунке 11.8, для двух выходных режимов



**Рис. 12.8.** Результаты 3D моделирования наноструктуры БиМОП-инвертора со структурной формулой, представленной на рисунке 12.3: *a*) объемный заряд, *б*) подвижность дырок, *в*) подвижность электронов



**Рис. 12.9.** Результаты 2D моделирования наноструктуры БиМОП-инвертора со структурной формулой, представленной на рисунке 12.3: *а*) плотность дырок, *б*) плотность электронов, *в*) электростатический потенциал



Рис. 14.40. Результаты моделирования для наноструктуры вертикального *RS*-триггера (БЯ) со структурной формулой, изображенной на рисунке 14.37, *а*, следующих физических характеристик: *а*) RSH-рекомбинация, *б*) электростатический потенциал, *в*) пространственный заряд (режим хранения логической единицы)



а



б



В

Рис. 14.41. Результаты моделирования для наноструктуры вертикального *RS*-триггера (БЯ) со структурной формулой, приведенной на рисунке 14.37, *а,* следующих физических характеристик: *а*) плотность дырок, *б*) скорость электронов, *в*) плотность электронов (режим хранения логической единицы)



Рис. 24.19. Модели наноструктур переходной полупроводниковой схемотехники: *a*) *p*-*n*-переход (*N* = 2), *б*) биполярный транзистор (*N* = 3), *в*) МОП-транзистор (*N* = 4), *r*) схема HE (*N* = 4), *д*) схема HE–И (*N* = 5), *e*) схема ИЛИ–HE (*N* = 5), *ж*) МОП-схема HE (*N* = 6), *з*) схема И–HE (*N* = 8), и) схема ИЛИ–HE (*N* = 8), *к*) *RS*-триггер (*N* = 8), *л*) схема (*N* = 31), *м*) *RS*-регистр (*K* = 4) (*N* = 32)



Д

Рис. 24.20. Различные модели ДНК (а-д) различный масштаб модели в

Минимальные системные требования определяются соответствующими требованиями программы Adobe Reader версии не ниже 11-й для платформ Windows, Mac OS, Android, iOS, Windows Phone и BlackBerry; экран 10"

Учебное электронное издание

Трубочкина Надежда Константиновна

## **МОДЕЛИРОВАНИЕ 3D НАНОСХЕМОТЕХНИКИ**

Ведущий редактор Е. В. Гуляева Художник Н. А. Новак Технический редактор Е. В. Денюкова Корректор Е. Н. Клитина Компьютерная верстка: Е. А. Голубова

Подписано к использованию 19.03.15. Формат  $145 \times 225$  мм

Издательство «БИНОМ. Лаборатория знаний» 125167, Москва, проезд Аэропорта, д. 3 Телефон: (499)157-5272 e-mail: info@pilotLZ.ru, http://www.pilotLZ.ru