

СХЕМОТЕХНИКА И ЕЁ РОЛЬ В СОВРЕМЕННОЙ НАУКЕ И ТЕХНИКЕ

В настоящее время уровень развития телекоммуникационных и информационных систем однозначно зависит от степени внедрения в них изделий микроэлектроники и нанозлектроники.

Первые изделия микроэлектроники – интегральные микросхемы, появились в 1958 году. В настоящее время ИМС изготавливаются в трех конструктивно – технологических вариантах: толстопленочные и тонкопленочные, гибридные интегральные микросхемы (ГИС) и полупроводниковые интегральные микросхемы.

Развитие микроэлектроники в последние десятилетия происходит в соответствии с законом Г. Мура, согласно которому число элементов в современных ИМС увеличивается в 2 раза через каждые 2 года. Разработана ИМС с ультравысокой и гигавысокой степенью интеграции (УБИС и ГИС), содержащие 10^6-10^9 элементов, ИМС имеют малые габариты, электропотребление, массу и низкую материалоемкость аппаратуры, и высокую надежность эксплуатации.

За пятьдесят лет развития микроэлектроники разработана широкая номенклатура ИМС. Для специалистов в области проектирования и эксплуатации телекоммуникационных и инфокоммуникационных систем важны знания о возможностях современной микроэлектронной элементной базы.

Однако у интегральной микроэлектроники существуют физические пределы развития. Поэтому сейчас наравне с традиционной микроэлектроникой начинает развиваться новое направление электроники – нанозлектроника.

Нанозлектроника – электроника полупроводниковых структур с размерами от 0,1 до 100 нм. Нанозлектроника является логическим развитием микроэлектроники по пути микроминиатюризации и составляет часть твердотельной нанотехнологии, которая базируется на основе последних достижений физики твердого тела, квантовой электроники, физической химии и технологии полупроводниковой электроники.

За последние годы в нанозлектронике достигнуты значительные практические результаты: созданы высокоэффективные лазеры и светоизлучающие диоды на основе гетероструктур, фотоприемники, сверхвысокочастотные транзисторы с высокой подвижностью электронов, одноэлектронные транзисторы, различного рода сенсоры и др., являющиеся базовыми элементами современных телекоммуникационных и информационных систем. налажено производство нанозлектронных микропроцессорных УБИС и ГИС.

621-38
e 924

621.3.049.44

П. 2666

2032704

Корольская академия наук Швеции присвоила Нобелевскую премию Ж.И. Алферову, Г. Кремеру и Дж. С. Килби, чьи труды заложили основу современной информационной техники, в основном через разработку быстрых транзисторов, лазеров, а также интегральных схем (чипов).

Параллельно с интегральной микроэлектроникой и наноэлектроникой развивается функциональная электроника. Это направление электроники связано с отказом от традиционных элементов (транзисторов, диодов, резисторов и конденсаторов) и использованием различных физических явлений в твердом теле (оптические, магнитные, акустические и другие). К приборам функциональной электроники относятся акустоэлектронные, магнитоэлектронные, криогенные приборы и другие.

1.1. Классификация электронных устройств

Электроника – область науки, техники и производства, занимающаяся исследованием и разработкой электронных устройств, предназначенных для преобразования и обработки информации.

Одним из важнейших признаков, по которым можно классифицировать электронные устройства, является способ получения, передачи, обработки и накопления информационных данных. Различают *аналоговые* и *дискретные (цифровые)* электронные устройства (ЭУ).

Аналоговая электроника занимается исследованием и разработкой электронных устройств, предназначенных для приема, преобразования и передачи электрических сигналов, изменяющихся по закону непрерывной функции. Это означает, что в аналоговых ЭУ (АЭУ) передача и регистрация сигналов при изменениях их значений от минимума до максимума производится в непрерывной форме.

Основными преимуществами АЭУ является их сравнительная простота и быстродействие. Недостатками АЭУ является: низкая помехоустойчивость и нестабильность параметров от изменения температуры и других дестабилизирующих факторов; трудность длительного хранения информации. АЭУ являются до настоящего дня важнейшей частью РЭА. Хотя электроника становится все более «цифровой», значение квантовых устройств ни сколько не уменьшилось. В любом случае «природный сигнал» был и остается аналоговым сигналом.

Цифровая электроника занимается разработкой дискретных ЭУ (ДЭУ), предназначенных для приема, преобразования и передачи квантованных по величине электрических сигналов. *Квантованием* называется процесс замены непрерывного сигнала его значениями в отдельных точках. В результате ДЭУ оперируют с сигналами всего двух уровней с достаточно большим перепадом между ними.

Основными преимуществами ДЭУ являются: значительно меньшая (по сравнению с аналоговыми устройствами) мощность, рассеиваемая в самом устройстве; параметры ДЭУ в меньшей степени зависят от нестабильности параметров используемых элементов; высокая помехоустойчивость; применение однотипных элементов в каналах обработки, передачи и хранения информации, что, в свою очередь, обеспечивает повышенную надежность, малогабаритность, дешевизну ДЭУ.

В основе аналоговых устройств лежат простейшие усилительные каскады. На их основе строятся более сложные усилители, стабилизаторы напряжения и тока, преобразователи частоты, генераторы синусоидальных колебаний и ряд других схем.

В основе цифровых устройств лежат простейшие транзисторные ключи, которые могут находиться в двух устойчивых состояниях: разомкнутом и замкнутом. На основе простейших ключей строятся более сложные схемы: логические, бистабильные, триггерные и др.

Специфику цифровых и аналоговых устройств удобно уяснить с помощью *передаточных характеристик*, описывающих зависимость выходной величины от входной. Для определенности примем, что эти величины – напряжения.

Как аналоговые, так и цифровые схемы могут быть инвертирующими или неинвертирующими. В *инвертирующих* схемах низким входным напряжениям соответствуют высокие выходные напряжения, а в *неинвертирующих* – низким входным соответствуют низкие выходные напряжения.

На рис. 1.1 показаны типичные передаточные характеристики инвертирующих схем.




Рис. 1.1. Передаточные характеристики инвертирующих электронных схем.

Из-за разброса параметров элементов, составляющих данную электрическую схему, их зависимости от температуры или старения во времени, передаточная характеристика схемы будет деформироваться. Поэтому характеристика может иметь один из трех видов (кривые 1,2,3).

В усилительных каскадах используется непрерывный квазилинейный рабочий участок передаточной характеристики между точками А и В. Входные и выходные сигналы могут принимать любые значения в пределах указанного участка. Из-за деформации при одном и том же входном сигнале, например $U_{ВХ1}$, выходной сигнал может принимать три различных значения: $U_{ВЫХ1}$, $U'_{ВЫХ1}$ или $U''_{ВЫХ1}$. Отсюда следует, что усилительный каскад, а значит, и аналоговые схемы чувствительны к разбросу параметров, к их температурному и временному изменению, а также к шумам и помехам. **Шумами** называют случайные изменения тока и напряжения в электронных приборах. Шумы присущи всем электронным приборам без исключения и принципиально неустранимы. Шумы, приводя к флуктуациям (случайные изменения) частоты и амплитуды колебаний, вызывают ошибки в передаче информации, и определяют чувствительность приборов. К таким же результатам приводят и посторонние *помехи*, такие как пульсации напряжения питания и наводки.

В **транзисторных ключах** входные и выходные сигналы (напряжение) принимают только два значения: либо $U_{ВХ2}$ и $U_{ВЫХ2}$, либо $U_{ВХ3}$ и $U_{ВЫХ3}$. Как видно из рис. 1.1, при любой форме передаточной характеристики между точками А и В, выходные сигналы остаются практически неизменными. Следовательно, ключи и цифровые схемы на их основе мало чувствительны к разбросу параметров, их температурному и временному изменению, а также к шумам и помехам. Шумы или помехи показаны на рис. 1.1 в виде синусоидальных приращений в окрестностях точек $U_{ВХ2}$ и $U_{ВХ3}$.

Поэтому современная электроника — это интегральная микроэлектроника, где цифровым интегральным электронным системам принадлежит господствующая роль.

Однако, аналоговые электронные системы не могут быть вытеснены цифровыми системами. Дело в том, что происходящие в природе процессы (первичная информация) протекают по непрерывному закону, и рецепторный аппарат человека, принимающий информацию, работает как аналоговый преобразователь. Значит, начальный и конечный этапы преобразования сигналов просто не могут быть не аналоговыми. Обработку же этой информации выгоднее вести в цифровой форме. Следовательно, любая система, использующая цифровые методы обработки информации, должна содержать устройства взаимного преобразования аналоговых и цифровых сигналов. Их называют аналогово-цифровым (АЦП) и цифро-аналоговым (ЦАП) преобразователями. Наконец, имеется круг задач, в которых важным является быстроедействие устройства и простота его реализации, а не высокая точность преобразования. Аналоговые устройства в этом случае незаменимы.

Виды преобразований. Над аналоговыми сигналами могут производиться следующие преобразования: усиление, перемножение, сравнение, ограничение, частотная фильтрация и другие.

Такие преобразования как усиление, сравнение, перемножение производятся аналоговыми интегральными микросхемами (АИС) широкого применения, серийно выпускаемых промышленностью.

Под *усилением* понимают увеличение напряжения (или тока) точно в K_U раз в неограниченной полосе частот без нелинейных искажений сигнала за счет преобразования энергии источника питания в энергию выходного сигнала. Функцию усиления реализуют интегральные схемы операционных усилителей (ОУ), широкополосные усилители видеочастот и полосовые усилители радиотехнического диапазона волн.

Операционный усилитель является базовым устройством для *линейных аналоговых преобразований*. Базовым устройством для выполнения *нелинейных аналоговых преобразований* является аналоговый *перемножитель* сигналов (АПС). АПС это двухвходовый преобразователь, определяющий результат умножения $U_{ВВХ}$ аналоговых величин X и Y :

$$U_{ВВХ} = KXY,$$

где K - масштабный коэффициент, не зависящий от X и Y .

АПС является универсальным устройством и используется для умножения, деления, возведения в степень, извлечение корня. На их основе реализуются все виды детекторов, модуляторов – демодуляторов, активные фильтры, управляющие генераторы и т.д.

Когда необходимо *сравнить* две аналоговые величины U_1 и U_2 с некоторой точностью Δ применяют устройство, называемое *компаратор*. Компаратор представляет специализированное устройство на основе ОУ, охваченного нелинейной обратной связью.

Кроме того, компаратор используется в импульсной технике для формирования сигналов нужной формы и длительности, а также измерений и преобразования аналоговой информации в цифровую.

В ОУ зависимость входного и выходного напряжений является линейной. В ряде случаев необходимо усиление с возрастающим или убывающим коэффициентом передачи. Для этого цепи обратной связи ОУ выполняются в виде сложных делителей, содержащих комбинации линейных (резисторов) и нелинейных (диодов, стабилитронов) элементов. В таких устройствах, начиная с некоторого уровня входного сигнала, выходной сигнал остается постоянным.

Частотная фильтрация используется для выделения требуемого диапазона частот из полного спектра, подвергаемого преобразованию. Фильтрацию производят активные фильтры. В дискретной электронике используются в основном традиционные фильтры из пассивных элементов в виде LC – или RC – контуров. В микроэлектронике основным элементом фильтров является операционный усилитель, охваченный *линейной* обратной связью.




Рис. 1.2. Обозначения электронных устройств, выполняющих пять основных аналоговых преобразований: а) операционный усилитель; б) усилитель с одним входом; в) компаратор; г) ограничитель; д) двухсторонний ограничитель; е) перемножитель; ж) полосовый частотный фильтр; з) фильтр высоких частот; и) фильтр низких частот.

1.2. Схемотехника аналоговых устройств

Схемотехника – раздел электроники, разрабатывающий методы, позволяющие реализовать обработку информации путем использования полупроводниковых приборов с учетом особенностей их электрических характеристик.

Микросхемотехника – раздел электроники, охватывающий исследования и разработку электрических и структурных схем, используемых в интегральных микросхемах и в радиоэлектронной аппаратуре на их основе.

Современные ИМС являются сложными электронными устройствами, поэтому используются два уровня их схемотехнического представления.

Первый уровень – это *электрическая схема*, представляющая собой соединение отдельных компонентов: транзисторов, диодов, резисторов и др. Второй уровень – это *структурная схема*, представляющая собой соединение аналоговых каскадов (для аналоговых микросхем) или отдельных логических элементов и триггеров (для цифровых микросхем). Эти каскады и элементы выполняют аналоговые (усиление, фильтрация и др.) или элементарные логические (И-НЕ, ИЛИ-НЕ и др.) операции, с помощью которых можно реализовать любую цифровую, аналогово-цифровую и аналоговую функцию.

Для электрических схем в дискретной транзисторной схемотехнике характерна простота схемотехнических решений, минимальное использование активных (наиболее дорогих) элементов, широкое применение разделительных конденсаторов, трансформаторов и т.д.

В интегральных схемах (ИС) задана стоимость кристалла, а не элемента. Поэтому целесообразно размещать на кристалле как можно больше элементов с минимальной площадью. Минимальную площадь имеют активные элементы – транзисторы и диоды, максимальную – пассивные. Поэтому в ИС сводят к минимуму количество резисторов и избегают применения конденсаторов, занимающую большую площадь кристалла, а вместо них для согласования уровней каскадов используются транзисторно – резисторные структуры.

Другая особенность ИС связана с тем, что сложные элементы расположены друг от друга на очень близком расстоянии (< 10 мкм). Поэтому электрические параметры элементов коррелированы, то есть пропорциональны (в частном случае равны) друг другу и корреляция сохраняется при изменении температуры, питающих напряжений и старении. Это свойство позволило создать высокоточные структуры дифференциальных каскадов, генераторов стабильного тока и напряжения с параметрами, не реализуемыми в дискретной транзисторной схемотехнике. Несмотря на многообразие изделий аналоговой микроэлектроники, выполняющих различные аппаратные задачи, все они, из соображений схемотехнической унификации и удобства проектирования, основываются на использовании ограниченного числа базовых ячеек. Такими базовыми ячейками являются элементарный усилительный каскад, дифференциальный усилитель, генератор стабильного тока, устройство сдвига уровня постоянного напряжения, выходной каскад и некоторые другие. На их основе реализуются операционные усилители и аналоговые множители интегральной микросхемотехники. С их помощью может быть решена практически любая функциональная задача в рамках аналоговых преобразований.

1.3. Основные свойства аналоговых усилительных устройств

Общие сведения. В общем случае необходимость применения усилительных устройств возникает при условии, когда мощность источника сигнала недостаточна для нормального функционирования исполнительного устройства. Любое исполнительное устройство называется нагрузкой и обозначается на схемах через R_H . Нагрузкой могут быть громкоговорители, электронно – лучевые трубки, вход последующего усилительного устройства и т.д.

Источник входного сигнала, или датчик, производит первичное преобразование различных неэлектрических величин в электрический сигнал. Источником входных сигналов являются микрофон, детектор, фотоприемник, выход предыдущего усилительного устройства и т.д. Например, в фотоприемнике под действием света возникает фотоэлектродвижущая сила. Если датчик с фотоприемником включить непосредственно в цепь, автоматически включающей уличное освещение с наступлением темноты, то его фото ЭДС недостаточна для функционирования всего устройства. Поэтому сигнал фотоприемника должен быть усилен.

Необходимую мощность в нагрузке получают от вспомогательного источника питания (выпрямитель, аккумулятор, батарея). «Посредником» передачи энергии от источника питания в нагрузку и являются усилительное устройство или усилитель.

Наиболее общим свойством идеального усилителя является его способность осуществлять преобразование входной мощности $P_{ВХ}$ в выходную мощность $P_{ВЫХ}$ вида

$$P_{ВЫХ} = K \cdot P_{ВХ} ,$$

где $P_{ВХ}$ – входная мощность, а $P_{ВЫХ}$ – мощность на выходе.

Другими словами, значение выходной мощности не должно зависеть от условий, в которых работает усилитель, в частности, от сопротивления нагрузки и от внутреннего сопротивления источника входного сигнала.

Теоретически это условие может быть удовлетворено лишь в том случае, если усилитель будет способен выделять на своем выходе бесконечную мощность и вообще не потреблять энергию на входе.

Реальный усилитель представляет собой лишь некоторое приближение к идеальному усилителю.

Усилитель – электронное устройство, преобразующее энергию источника питания в энергию выходного сигнала по закону, определяемому входным сигналом.

Для обеспечения усиления сигнала идеальный усилитель, последовательно с которым соединен источник питания, должен включать в себя элемент, сопротивление которого линейно изменяется под воздействием входного электрического сигнала. Однако, на сегодняшний день не

существует элементов, линейно изменяющих свое сопротивление. Поэтому в качестве управляемого элемента, способного осуществлять усиление мощности, в усилителях используются биполярные и полевые транзисторы. Обладая нелинейной ВАХ, транзистор фактически представляет собой управляемое сопротивление, величина которого зависит как от способа его включения, так и от величины и знака управляющего сигнала. Существенная нелинейность ВАХ и его температурная зависимость является главным недостатком транзисторов.

Обобщенная структурная схема усилителя с источником сигнала и нагрузкой показана на рис. 1.3. Сам усилитель представлен своими входным $R_{ВХ}$ и выходным $R_{ВЫХ}$ сопротивлениями и источником питания. Усилителем может являться усилительный каскад, многокаскадный усилитель или операционный усилитель. Ко входным зажимам 1, 2 усилителя подключают источник усиливаемого сигнала (датчик), который представляют в виде эквивалентного активного двухполюсника с генератором ЭДС E_I (рис. 1.3. а), или с генератором тока I_I (рис. 1.3. б) с внутренним сопротивлением R_I .




Рис. 1.3. Обобщенная структурная схема усилительного устройства.

Считается, что усилитель *управляется напряжением*, если $R_{ВХ} \gg R_I$. В этом случае входной ток пренебрежимо мал и сигнал на входе усилителя $U_{ВХ}$ оказывается близким к E_I . При обратном соотношении, когда $R_{ВХ} \ll R_I$, сигнал на входе характеризуется только входным током $I_{ВХ}$, близким E_I/R_I , а входное напряжение пренебрежимо мало. В этом случае считается, что усилитель *управляется током*. При $R_{ВХ} \approx R_I$ считается, что усилитель *управляется мощностью*.

Нагрузка подключается к зажимам 3 и 4. Если $R_H \gg R_{ВЫХ}$, то усилитель на нагрузку развивает напряжение $U_{ВЫХ}$ практически равное ЭДС источника питания E_I , а выходной ток пренебрежимо мал. Такой режим называется *потенциальным выходом*. При обратном соотношении $R_H \ll R_{ВЫХ}$ усилитель

на выходе работает в режиме, близком к короткому замыканию, и выходной ток близок к $E_r/R_{ВЫХ}$, а выходное напряжение пренебрежимо мало. Такой режим называют **токовым выходом**.

Классификация усилителей. Классификация усилителей производится по различным признакам. К таковым относятся: коэффициенты усиления, входное и выходное сопротивление, полоса пропускания (диапазон рабочих частот), степень искажения усиленного сигнала и др.

По типу усиливаемой величины их делят на усилители напряжения, тока и мощности, хотя любой усилитель является, в конечном счете, усилителем мощности.

В зависимости от типа усиливаемой величины различают коэффициенты усиления:

$$\text{по напряжению } K_U = \frac{U_{ВЫХ}}{U_{ВХ}},$$

$$\text{по току } K_I = \frac{I_{ВЫХ}}{I_{ВХ}},$$

$$\text{по мощности } K_P = \frac{P_{ВЫХ}}{P_{ВХ}} = K_U K_I.$$

Каждый усилитель характеризуется своим **входным и выходным дифференциальным сопротивлением**, равным соответственно

$$R_{ВХ} = \frac{U_{ВХ}}{I_{ВХ}}, \quad R_{ВЫХ} = \frac{U_{ВЫХ}}{I_{ВЫХ}}.$$

Входное сопротивление по отношению к источнику сигнала играет роль нагрузки. Поэтому чем больше $R_{ВХ}$, тем меньше нагружен источник сигнала и тем лучше передается его напряжение на вход усилителя.

Выходное сопротивление характеризует нагрузочную способность усилителя: чем оно меньше, тем больший ток можно отбирать во внешнюю нагрузку и тем меньше может быть ее сопротивление.

В этих выражениях входные и выходные токи и напряжения представлены своими переменными составляющими, а в случае сигналов синусоидальной формы — действующими значениями $U = U_m / \sqrt{2}$, $I = I_m / \sqrt{2}$, где U_m и I_m — их амплитуды.

Если каскад управляется напряжением и имеет потенциальный выход, то усилитель называется **усилителем напряжения** и его основной характеристикой служит коэффициент усиления по напряжению K_U .

Если каскад управляется током и имеет токовый выход, то усилитель называют **усилителем тока** и его основной характеристикой является коэффициент усиления тока K_I .

В **усилителе мощности** $R_{ВХ} = R_G$, а $R_{ВЫХ} = R_H$. В этом случае источник входного сигнала отдает максимальную мощность, равную

$$P_{вх} = \frac{E_I^2}{2(R_I + R_{вх})} = \frac{E_I^2}{4R_I},$$

а усилитель в нагрузке развивает максимально возможную мощность

$$P_{ввых} = \frac{E_{II}^2}{4R_{ввых}},$$

Отсюда максимальный коэффициент усиления мощности равен

$$K_{\text{макс}} = \frac{E_{II}^2}{E_I^2} \cdot \frac{R_I}{R_{ввых}}$$

На практике оказалось удобным оперировать с логарифмами этих величин.

Для коэффициента усиления K_p в децибелах (дБ) справедлива следующая запись:

$$K_p(\text{дБ}) = 10 \lg K_p.$$

Поскольку мощность пропорциональна квадрату тока или напряжения, для коэффициентов усиления по напряжению и току можно записать соответственно: $K_U(\text{дБ}) = 20 \lg K_U$ и $K_I(\text{дБ}) = 20 \lg K_I$.

Если коэффициент усиления отдельного каскада выражен в дБ, то общее усиление многокаскадного усилителя равно сумме коэффициентов усиления каскадов. На таблице 1.1 приведены сравнительные значения K_U , выраженные в дБ и относительных единицах.

таблица 1.1.

K_U , дБ	0	1	2	3	10	20	40	60	80
K_U	1	1,12	1,26	1,41	3,16	10	100	10^3	10^4

По диапазону усиливаемых частот различают усилители постоянного тока и усилители переменного тока. Они различаются по полосе пропускания усилителя $\Delta f = f_B - f_H$. Для каждого усилителя вводятся нижняя f_H и верхняя f_B граничные частоты, на которых усиление снижается до определенного уровня.

Усилитель постоянного тока усиливает входной сигнал в диапазоне от нулевой до некоторой верхней частоты ($0 \leq f \leq f_H$).

Усилители переменного тока различаются на следующие группы:

- *усилители низкой частоты (УНЧ)* – диапазон усиливаемых частот

От единиц герц до сотен килогерц;

- *усилители высокой частоты (УВЧ)* – диапазон усиливаемых частот от сотен килогерц до сотен мегагерц;

- *широкополосные усилители* – диапазон от десятков герц до сотен мегагерц;

- *избирательные (резонансные)* усилители обеспечивают усиление в очень узком диапазоне частот.

Усиление одного каскада, обычно не превышает 30 дБ. Для получения большего усиления применяются многокаскадные усилители, которые, как правило, строятся на основе последовательного включения нескольких каскадов.

Каскады нумеруются от входа. Первый каскад называется *входным*, который осуществляет согласование усилителя с источником входного сигнала. Он должен иметь большое входное сопротивление, чтобы минимально ослабить входной сигнал. Нагрузкой входного каскада является *промежуточный* каскад, служащий для согласования входного каскада с выходным каскадом. *Выходной* каскад чаще всего является усилителем мощности.

По виду соединительных цепей многокаскадных усилителей различают:

- *усилители с гальванической (непосредственной) связью* между каскадами, позволяющие передавать сигналы как переменного, так и постоянного токов;

- *усилители с RC – связями*, в которых выход предшествующего каскада связан со входом последующего каскада резистивно – емкостной цепью;

- *усилители с индуктивной (трансформаторной) связью*, в которых между каскадами включается трансформатор.

В усилительных устройствах в интегральном исполнении используется только гальваническая связь.

Искажения сигналов в усилителе. Помимо, усиления сигнала, необходимо, чтобы усилитель не изменял его формы. Отклонения от формы выходного сигнала от формы входного сигнала называют *искажением*. Искажения бывают двух видов: линейные и нелинейные.

Линейные искажения возникают из-за зависимости параметров транзистора и других элементов усилительного устройства от частоты. Так как электрические сигналы могут иметь разную частоту, то важно знать, как изменяются с частотой коэффициенты усиления. Зависимость K_U усилителя от частоты усиливаемого сигнала называют *амплитудно – частотной характеристикой* (АЧХ). С помощью АЧХ (рис. 1.4.) можно определить

коэффициенты частотных искажений на низшей M_H и высшей M_B частотах заданного диапазона работы усилителя:

$$K_U(f_H) = K_{U0} / M_H ; K_U(f_B) = K_{U0} / M_B ,$$

где K_{U0} – номинальный коэффициент усиления, т.е. коэффициент усиления по напряжению в области частот, где он постоянен.

В зависимости от предъявляемых к усилителю требований значения M_H и M_B выбираются в пределах от 1,4 до 3÷5. Если величины M_H и M_B не оговариваются то $M_H = M_B = \sqrt{2} = 1,4$ (снижение усиления на 3 дБ, если коэффициент усиления измеряется в децибелах).




Рис. 1.4. АЧХ усилителя.




Рис. 1.5. Амплитудная характеристика усилителя.

Нелинейные искажения возникают из-за нелинейности ВАХ транзисторов, на которых собран усилитель. Поэтому при подаче на вход сигнала синусоидальной формы выходной сигнал не будет чисто синусоидальным, а будет содержать новые гармоники.

Нелинейные искажения оцениваются коэффициентом гармонических искажений – выраженное в процентах отношение среднеквадратичного значения амплитуд высших гармоник (U_2, U_3, \dots) к амплитуде колебаний основной частоты (U_1) на выходе усилителя:

$$K_f = 100 \sqrt{\frac{\sum_{i=2}^{\infty} U_i^2}{U_1^2}} \quad (1.1)$$

Для оценки нелинейных искажений можно воспользоваться амплитудной характеристикой усилителя (рис. 1.5) – зависимостью амплитуды первой гармоники выходного напряжения (тока) от амплитуды входного напряжения (тока). При небольших U_{BX} амплитудная

характеристика практически линейна. Угол ее наклона определяется коэффициентом усиления. По мере увеличения $U_{ВХ}$ прямая пропорциональность нарушается, т.е. коэффициент усиления начинает зависеть от величины усиливаемого сигнала.

Кроме того, параметром усилителя является дрейф нуля, или самопроизвольное отклонение напряжения или тока на выходе усилителя. Поскольку дрейф нуля проявляется таким образом, как будто он вызван входным сигналом, то его невозможно отличить от сигнала. Следовательно, величина дрейфа, как и шум, ставит предел чувствительности усилителя постоянного тока.

1.4. Классы усиления усилительных каскадов

Входной сигнал, подлежащий усилению, может быть синусоидальным или импульсным. Импульсом называют кратковременное отклонение напряжения или тока от некоторого установившегося значения U_0 и I_0 соответственно. Форма выходного сигнала может совпадать с формой входного сигнала (нет искажения сигнала) или не совпадать (есть искажения сигнала). Искажение сигнала зависит от его амплитуды, а также выбора точки (режима) покоя усилителя.

Режимом покоя называют такое состояние усилителя, когда входное напряжение $U_{ВХ}$ и напряжение питания E_r постоянны. Очевидно, что в режиме покоя будут постоянны и токи транзисторов.

При заданной форме входного сигнала от выбора режима покоя зависит не только величина искажений, но и коэффициент полезного действия (КПД) усилителя. Дело в том, что вне зависимости от наличия или отсутствия входного сигнала в транзисторах расходуется энергия источника питания и рассеивается соответствующая мощность. КПД определяется как отношение мощности выходного сигнала к мощности, отбираемой от источника питания:

$$\eta = \frac{\frac{1}{2} U_{ВЫХ.m} I_{ВЫХ.m}}{E_n I_{CP}}, \quad (1.2)$$

где $I_{ВЫХ.m}$, $U_{ВЫХ.m}$ — амплитуды выходных величин, E_n — напряжение источника питания, I_{CP} — средний ток.

КПД нелинейных искажений усилительных каскадов можно оценить на основе их статических передаточных характеристик, т.е. зависимости установившихся значений тока (напряжения) на выходе усилителя от заданных значений тока (напряжения) на его входе. В зависимости от того, как расположена рабочая точка, различают несколько *классов усиления* A , B , AB и *др.* Эти классы различаются максимальными значениями КПД и величинами нелинейных искажений.

17
O'QUV ZALI

TATU
KUTUBKHONASI

Класс усиления А. В режиме усиления класса А рабочая точка в режиме покоя расположена в середине квазилинейного участка передаточной характеристики (рис. 1.6, а и б).




Рис. 1.6. Передаточная (а) и проходная (б) характеристика усилителя класса А.

В этом режиме ток в выходной цепи транзистора протекает в течение всего периода изменения напряжения входного сигнала. Нелинейные искажения минимальны ($K_f \leq 1\%$), так как обе полуволны входного сигнала находятся в пределах квазилинейного участка передаточной характеристики. Что касается значения КПД, то он получается, из формулы (1.2), если в нее подставить $U_{ВЫХm} = 1/2 E_K$; $I_{ВЫХm} = I_{CP}$; $\eta = 1/4$, (т.е. 25 %).

В связи с малым значением η режим усиления А используют лишь в мало мощных входных каскадах, для которых важен малый коэффициент K_f , а значение η не играет решающей роли

Класс усиления В. В этом режиме рабочая точка расположена на границе квазилинейного участка, которая соответствует запертому состоянию транзистора, когда он находится в режиме отсечки (рис. 1.7, а, б). Ток в выходной цепи транзистора протекает только в течение полупериода изменения напряжения входного сигнала. Поэтому выходное напряжение оказывается существенно несинусоидальным, т.е. содержит большое число гармоник.

Расчеты показывают, что K_f в классе В независимо от амплитуды сигнала составляет около 70 %, а КПД каскада можно довести до 0,7. Поэтому класс В предпочтительнее для использования в усилителях средней и большой мощности.




Рис. 1.7. Передаточная (а) и проходная (б) характеристика усилителя класса В.

Для усиления как положительной, так и отрицательной полуволны входного сигнала применяют двухтактную схему, состоящую из двух усилителей, каждый из которых работает в классе усиления В. Один из них усиливает положительную полуволну, а другой – отрицательную. Пример реализации двухтактной схемы приведен в одном из последующих разделов. Большие искажения усиленного сигнала являются причиной того, что класс усиления В практически не используется в усилителях.

Класс усиления АВ. В режиме усиления АВ рабочая точка лежит не на границе отсечки, а в области прямых смещений эмиттерного перехода, но при токах, значительно меньших, чем в классе А. Особенности схемотехнического построения подобных каскадов будут рассмотрены в соответствующем разделе.

В микронэлектронике класс А используется редко из-за низкого КПД, а наиболее популярны двухтактные усилители классов В и АВ. Подробнее особенности этих классов усиления рассматриваются в последующих разделах.

Класс усиления D. Он используется в импульсных усилителях мощности. Класс D называют также ключевым режимом. Транзистор в этом режиме работы может находиться только в состоянии включено (режим насыщения биполярного транзистора) или выключено (режим отсечки биполярного транзистора). Поэтому КПД такого усилительного каскада близок к единице.

Выходное напряжение усилителя, работающего в режиме класса D, всегда имеет форму прямоугольного импульса и усиление входного сигнала происходит либо за счет изменения его длительности, либо фазы.

1.5. Обратная связь в усилителях

Обратной связью (ОС) называется передача энергии из выходной цепи усилителя во входную. Выходной сигнал может поступать на вход усилителя полностью или только частично. Обратную связь, охватывающую один каскад, называют *местной*, а охватывающую весь многокаскадный усилитель – *общей*.

В общем случае сигнал ОС может либо суммироваться с входным, либо вычитаться из входного сигнала усилителя. В зависимости от этого соответственно различают положительную и отрицательную ОС.

ОС называется *положительной*, если фазы входного сигнала усилителя и сигнала ОС совпадают. ОС называется *отрицательной*, если фазы входного сигнала усилителя и сигнала ОС отличаются на угол π , т.е. находятся в противофазе.

Как мы увидим далее, введение отрицательной ОС повышает стабильность коэффициента усиления усилителя и другие его параметры при изменении условий работы транзистора. Кроме того, отрицательная ОС позволяет расширить полосу пропускания, снижает уровень нелинейных искажений и др.

Отрицательная ОС применяется в усилителях, а положительная ОС в генераторах электрических сигналов и специальных электронных устройствах.

Структурная схема усилителя с обратной связью показана на рис. 1.8. Здесь K – коэффициент усиления, а цепь обратной связи характеризуется коэффициентом обратной связи β , показывающим, какая часть выходного сигнала передается на вход усилителя.




Рис. 1.8. Структурная схема усилителя с ОС.

В усилителях применяют различные виды ООС. В зависимости от того, каким образом цепь ОС присоединена к выходу усилителя, различают:

- обратную связь *по напряжению*. В этом случае цепь ОС соединяют с выходом схемы параллельно нагрузке (рис. 1.9, а). При этом напряжение ОС пропорционально напряжению на нагрузке усилителя R_H ;

- обратную связь *по току*. Цепь ОС соединяют с выходом схемы последовательно с нагрузкой R_H (рис. 1.9, б). Для этого в выходную цепь включается специальный резистор R_{OC} , падение напряжения на котором пропорционально выходному току в нагрузке R_H .

В зависимости от того, каким образом цепь ОС присоединена *ко входу* усилителя, различают:

- *последовательную* ОС. В этом случае цепь ОС со стороны входа соединена последовательно с источником сигнала (1.9, в);

- *параллельную* ОС. Цепь ОС со стороны входа соединена параллельно с источником сигнала (1.9, г).




Рис. 1.9. Виды ООС по выходу: по напряжению (а), по току (б) и по входу: последовательная (в) и параллельная (г).

Вид ООС по способу подачи ее сигналов во входную цепь можно легко определить, используя следующие практические рекомендации. Если сигнал ОС поступает на эмиттер (или исток) транзистора, то эта связь последовательная, а если на базу (или затвор), то эта связь параллельная.

Бывают также *комбинированные (смешанные)* обратные связи: ОС одновременно по току и напряжению, ОС одновременно последовательная и параллельная. Полные структурные схемы усилителей с различными видами ООС формируются с использованием, каких – либо двух из четырех представленных рисунков.

Рассмотрим, как влияет ООС на параметры усилителя.

Коэффициент усиления. Пусть в усилителе имеется последовательная ООС по напряжению (рис. 1.9, в). В последующих выражениях, входные и выходные токи и напряжения представлены своими переменными составляющими.

$$U_{OC} = \alpha U_{ВЫХ}. \quad (1.3)$$

Напряжение ОС вычитается из входного напряжения, поэтому

$$U_1 = U_{ВХ} - U_{OC} = U_{ВХ} - \alpha U_{ВЫХ}. \quad (1.4)$$

или
$$U_{ВХ} = U_1 + \alpha U_{ВЫХ}. \quad (1.5)$$

Если ОС отсутствует, то $U_{ВХ} = U_1$ и коэффициент усиления по напряжению усилителя

$$K_U = U_{ВЫХ} / U_{ВХ}. \quad (1.6)$$

При наличии ООС с учетом (1.5)

$$K_{UOC} = U_{ВЫХ} / U_{ВХ} = U_{ВЫХ} / (U_1 + \alpha U_{ВЫХ}).$$

С учетом (1.6) коэффициент усиления при наличии ООС равен

$$K_{UOC} = K_U \cdot (1 + \alpha K_U). \quad (1.7)$$

Из (1.7) следует, что при последовательной ООС по напряжению коэффициент усиления уменьшается, но одновременно стабилизируется его величина. Так, например, при $\alpha K_U = 100$ величина K_U за счет каких – либо причин возросла на 50 %, но K_{UOC} при этом увеличится лишь на 0,2 %.

Сумму $1 + \alpha K_U = F$ называют **глубиной ООС**. Если при ООС $\alpha \gg 1$, то такую связь называют **глубокой ООС**. При глубокой ООС коэффициент усиления

$$K_{UOC} \approx 1 / \alpha. \quad (1.8)$$

Из (1.8) следует очень важный вывод, что при $F > 10$ K_{UOC} определяется только коэффициентом передачи обратной связи α и не зависит от коэффициента усиления без ОС K_U . Это означает, что на K_{UOC} уже не будут влиять такие факторы, как изменения температуры, разброс параметров, радиационное воздействие, старение и др. Поэтому, несмотря на снижение коэффициента усиления при введении ООС, ее широко используют в усилителях напряжения различного назначения.

В усилителях тока в основном применяется параллельная ООС по току (рис. 1.9. г). Здесь напряжение U_{OC} образует ток обратной связи I_{OC} ,

протекающий через дополнительный резистор R_{OC} . Во входной цепи усилителя происходит алгебраическое сложение I_{OC} и тока входного сигнала. Очевидно, что $U_{OC} = I_{ВХ} R_{OC}$, а коэффициент ОС по току $\alpha_I = I_{OC} / I_{ВХ} \approx R_{OC} / R_H$. Глубина ООС по току $F_I = 1 + \alpha K_I$.

Поскольку параллельная ООС по току в основном применяется в усилителях тока, рассмотрим ее воздействие на коэффициент усиления по току $K_{I_{OC}}$. Аналогично (1.7), находим

$$K_{I_{OC}} = K_I / (1 + \alpha_I K_I) = K_I / F_I, \quad (1.9)$$

где K_I – коэффициент усиления по току усилителя без ООС.

Если при ООС по напряжению стабилизируется K_{OC} , то при параллельной ООС по току стабилизируется $K_{I_{OC}}$. Кроме того, снижается влияние температуры, разброс параметров и других внешних факторов на $K_{I_{OC}}$. При глубокой параллельной ООС по току (1.8) преобразуется к виду $K_{I_{OC}} = 1 / \alpha_I = R_H / R_{OC}$, т.е. коэффициент усиления по току будет определяться лишь отношением двух резисторов.

Входное сопротивление усилителя с ООС $R_{ВХОС}$, определяется только способом подачи сигнала ОС во входную цепь и не зависит от способа получения сигнала ОС.

При введении в усилитель последовательной ООС по напряжению на его входе действует не входной сигнал, а разность напряжений входного сигнала и сигнала обратной связи ($U_{ВХ} + U_{OC}$). Это приводит к фактическому уменьшению входного тока, что эквивалентно увеличению входного сопротивления усилителя. Тогда $R_{ВХОС}$, можно представить как $R_{ВХОС} = (U_{ВХ} + U_{OC}) / I_{ВХ}$. Поскольку $U_{OC} = \alpha K_U U_{ВХ}$, то после преобразований можно получить

$$R_{ВХОС} = (U_{ВХ} / I_{ВХ}) (1 + \alpha K_U) = R_{ВХ} F \quad (1.10)$$

Из (1.10) видно, что последовательная ООС по напряжению увеличивает входное сопротивление усилителя в F раз. Глубокая ООС по напряжению применяется во входных каскадах усилителей, работающих от источников (датчиков) входного сигнала с большим внутренним сопротивлением.

При введении в усилитель параллельной ООС в его входной цепи происходит суммирование токов источников входного сигнала и ОС. Следовательно, увеличивается ток, отбираемый от источника входного напряжения, что эквивалентно уменьшению входного сопротивления. Для параллельной ООС можно записать:

$$R_{ВХОС} = R_{ВХ} / F_I. \quad (1.11)$$

Таким образом, параллельная ООС в отличие от последовательной ООС уменьшает $R_{ВХОС}$, причем $R_{ВХОС}$ обратно пропорционально глубине ООС по току.

Выходное сопротивление усилителя, охваченного цепью ОС, зависит только от способа снятия сигнала ОС и не зависит от того, каким образом этот сигнал введен в его входную цепь.

Рассмотрим сначала случай введения цепи ООС по напряжению. Согласно рис. 1.9, а

$$R_{ВХОС} = U_{ВЫХ} / I_{ВЫХ}$$

$$U_{ВЫХ} = U_{УС} - I_{ВЫХ} R_{ВЫХ}$$

$$U_{УС} = K_U U_{ВХ} = K_U (-\alpha U_{ВЫХ}) \quad \text{или} \quad U_{ВЫХ} = -I_{ВЫХ} R_{ВЫХ} / (1 + \alpha K_U)$$

Знак минус означает, что положительные приращения тока нагрузки $I_{ВЫХ}$ вызывают противоположные по знаку изменения выходного напряжения усилителя. Отсюда, опуская знак минус, получим

$$R_{ВЫХОС} = R_{ВЫХ} / (1 + \alpha K_U) = R_{ВЫХ} / F, \quad (1.12)$$

откуда следует, что последовательная ООС по напряжению уменьшает выходное сопротивление в F раз. Таким образом, чем глубже ООС, тем меньше $R_{ВЫХОС}$. Это имеет важное значение в усилителях напряжения, поскольку позволяет значительно снизить зависимость выходного напряжения от R_H .

Рассмотрим теперь случай введения ООС по выходному току. Согласно рис. 1.9, б изменение входного напряжения усилителя, вызванное изменением выходного тока, будет равно

$$U_{ВХ} = -U_{ОС} = I_{ВЫХ} R_{ОС} \alpha$$

Пролелеав преобразования, аналогичные приведенным выше, получим

$$R_{ВЫХОС} = R_{ОС} K_U \alpha + R_{ВЫХ}. \quad (1.13)$$

Таким образом, введение цепи ООС по выходному току *увеличивает* выходное сопротивление усилителя.

ООС широко используется для расширения АЧХ усилителя. На рис. 1.10 приведена АЧХ для K_U усилителя без ООС и для $K_{УОС}$. Расчет коэффициента $K_{УОС}$ проведен при помощи (1.8). Поскольку $\alpha = const$, то $K_{УОС}$ однозначно определяется K_U . При отклонении частоты сигнала, т.е. при $f_B < f < f_H$, уменьшается K_U . Уменьшение K_U приводит к уменьшению выходного напряжения усилителя. Однако, при этом снижается и значение

напряжения ОС $U_{OC} = K_U U_{ВЫХ}$, которое при постоянстве входного напряжения $U_{ВХ}$ увеличивает реальное значение выходного напряжения усилителя. В результате до некоторой частоты K_{UOC} изменяется слабо и реализуется АЧХ с широкой полосой пропускания.




Рис. 1.10. АЧХ для усилителя без (K_U) и с (K_{UOC}) ООС.

С помощью ООС уменьшаются нелинейные искажения и влияние помех в усилителе. Дело в том, что любой сигнал, появившийся на выходе усилителя, вне зависимости от природы его возникновения, будет уменьшаться в F раз. Следовательно, работа транзистора будет осуществляться на меньшем участке ВАХ активного элемента и приведет к уменьшению коэффициентов гармоник. Физически это означает, что ООС обеспечивает работу усилителя на участках ВАХ с малой нелинейностью. Для коэффициента нелинейных искажений усилителя $K_{ГОС}$, охваченного ООС, можно записать $K_{ГОС} \approx K_F / F$.

1.6. Усилительные каскады на биполярном транзисторе

Усилительные каскады, или просто усилители, могут иметь многочисленные варианты схемного исполнения. При этом транзистор может быть включен по схеме с общим эмиттером (ОЭ), общим коллектором (ОК) или общей базой (ОБ). Наибольшее распространение получили каскады, использующие схему включения транзистора с ОЭ. Схемы включения транзистора с ОК используются в основном в качестве выходных каскадов в многокаскадных усилителях. Каскады ОБ широко применяются в усилителях и генераторах ультракороткого (УКВ) и сверхвысокочастотного (СВЧ) диапазона длин волн.

Усилительный каскад на биполярном транзисторе, включенный по схеме ОЭ. Проведем расчет простейшего усилителя на БТ в схеме ОЭ с подключенными источниками сигнала и нагрузкой, принципиальная схема которого приведена на рис. 1.11.




Рис. 1.11. Схема усилителя на БТ в схеме ОЭ.

Источник входного сигнала показан в виде генератора напряжения $U_{Г}$ с внутренним сопротивлением $R_{Г}$. Источник сигнала и нагрузка $R_{Н}$ подключены к усилительному каскаду через разделительные конденсаторы $C1$ и $C2$, обеспечивающие прохождение только переменных составляющих входного и выходного сигналов соответственно, не нарушая режима покоя усилителя. С помощью резистора $R_{Б}$ задается ток покоя базы $I_{Б0}$ для заданного класса усиления.

Все сказанное для этого каскада будет справедливо и для каскада на $p-n-p$ транзисторе. Для этого необходимо лишь поменять полярность источника питания и направления токов.

Предположим, что входное напряжение каскада увеличилось на величину $\Delta U_{ВХ}$. Это приведет к тому, что базовый ток получит положительное приращение. Соответственно приращения получат эмиттерный и коллекторный токи транзистора, а также выходное напряжение каскада $\Delta U_{ВЫХ}$. Таким образом, любое изменение входного напряжения (тока) в рассматриваемой схеме приводит к пропорциональному изменению ее выходного напряжения (тока). Количественно эти изменения определяются коэффициентами усиления каскада по напряжению (току).

В режиме малого сигнала для расчета коэффициентов усиления, входного и выходного сопротивлений усилительного каскада удобно использовать эквивалентные схемы или схемы замещения. Схемы замещения составляются из элементов электрической цепи усилителя (транзисторы,

резисторы, конденсаторы), а сами транзисторы представляются их эквивалентными моделями. Удобство электрических моделей состоит в том, что анализ усилительных свойств транзистора, особенно при малом сигнале, можно проводить по линейным законам теории электрических цепей. Для транзисторов предложено несколько различных эквивалентных моделей и систем параметров, каждая из которых имеет свои преимущества и недостатки.

Все параметры можно разделить на собственные (или первичные) и вторичные. Собственные параметры характеризуют физические свойства самого транзистора независимо от схемы его включения. Вторичные параметры непосредственно не связаны с физической структурой транзистора и для различных схем включения различны.

Основными первичными параметрами являются коэффициент усиления по току α , сопротивления эмиттера r_E , коллектора r_K и базы r_B переменному току, т.е. их дифференциальные значения. Сопротивление r_E представляет собой сумму сопротивлений эмиттерного перехода и эмиттерной области, а сопротивление r_K — сумму сопротивлений коллекторного перехода и коллекторной области. Так как сопротивления эмиттерной и коллекторной областей очень малы по сравнению с сопротивлениями переходов, то ими пренебрегают.

Все системы вторичных параметров (h и y - параметры) основаны на представлении транзистора четырехполюсником.

Значения важнейших параметров усилительного каскада ОЭ приведены в таблице 1.2.

таблица 1.2

K_I	K_U	K_P	$R_{ВХ}$	$R_{ВЫХ}$
10÷100	10÷100	$10^2 - 10^4$	0,1÷10 кОм	1÷10 кОм

Коэффициенты усиления и другие параметры каскада сильно зависят не только от изменения температуры, но и от других внешних возмущающих воздействий. К ним относятся изменение напряжения питания, изменение сопротивления нагрузки и т.п. Эти изменения принято характеризовать понятием — дрейф нуля усилителя.

Внешние возмущения, изменяя токи покоя, выводят усилитель из заданного режима работы. Это особенно опасно для режима класса А, так как может вывести транзистор в нелинейную область его характеристик, что вызовет увеличение коэффициента нелинейных искажений. По этой причине вопрос стабилизации режима покоя является одним из главных при проектировании усилителя.

Существует три основных метода стабилизации режима покоя каскада. Методы *термокомпенсации* и *параметрической стабилизации* компенсируют только один из дестабилизирующих факторов. Универсальным методом стабилизации параметров не только одиночного каскада, но и многокаскадного усилителя является метод *введения цепей обратной связи*.

Обратная связь специально вводится в усилитель для улучшения его характеристик и параметров.

Усилительный каскад с ООС по току нагрузки. На рис. 1.12 приведена схема усилительного каскада с местной ООС. ООС, предназначенная для стабилизации режима покоя транзистора при изменении его температуры, организована включением резистора R_3 в эмиттерную цепь усилителя. Ток эмиттера, протекая по резистору R_3 , создает падение напряжения, равное $U_3 = I_3 R_3$. Оно действует навстречу входному напряжению U_{BX} . Поэтому входной сигнал, действующий на эмиттерном переходе уменьшится и станет равным $U_{БЭ} = U_{BX} - I_3 R_3$. Тем самым убеждаемся, что данный каскад охвачен последовательной ООС по току нагрузки.




Рис. 1.12. Схема усилительного каскада с местной ООС.

В усилителях на дискретных компонентах для устранения снижения K_U в каскад вводится конденсатор C_3 , который для переменного тока (т.е. для сигнала) устраняет ООС, шунтируя R_3 . При этом параметры каскада определяются по тем же эквивалентным схемам замещения.

Усилительный каскад с общим коллектором (Эмиттерный повторитель). Принципиальная схема эмиттерного повторителя показана на рис. 1.13. Эмиттерный повторитель является каскадом с глубокой (100 %) последовательной ООС, так как выходной сигнал и сигнал ОС равны.




Рис. 1.13. Принципиальная схема эмиттерного повторителя.

Коллектор транзистора в схеме усилительного каскада по переменному току заземлен (т.е. соединен с общей шиной каскада) через источник питания $E_{П}$, сопротивление которого очень мало. При этом входное напряжение включено между базой и коллектором, а выходное снимается непосредственно с эмиттера транзистора. Таким образом, вывод коллектора является общей точкой входной и выходной цепей и схему можно считать схемой включения с ОК.

Выходное напряжение в каскаде ОК совпадают с входным по фазе. Так, например, при поступлении положительного приращения входного напряжения ток базы увеличивается, вызывая возрастание тока эмиттера. Это приводит к увеличению падения напряжения на сопротивлении R_3 , с которого снимается выходное напряжение. При подаче же отрицательного приращения входного напряжения выходное напряжение также получит отрицательное приращение.

Таким образом, выходной сигнал повторяет входной и по амплитуде и по фазе. Поэтому усилительный каскад ОК называют *эмиттерным повторителем*. Несмотря на то, что коэффициент усиления K_U близок к единице, повторитель относится к классу усилителей, так как обеспечивает значительное усиление по току.

Из сказанного следует, что каскад эмиттерного повторителя наиболее удобен для согласования высокоомных источников сигнала с низкоомной нагрузкой ($R_{ВХ}$ — велико, $R_{ВВЫХ}$ — мало, K_I — велик).

Часто возникает задача увеличения сопротивления резистора R_3 , либо использованием транзистора с большим значением β . Однако первый способ ограничен тем, что для сохранения прежнего тока в режиме покоя пришлось бы повышать напряжение источника питания $E_{П}$. В интегральной схемотехнике вместо R_3 используют генератор стабильного тока I_0 в

эмиттерной цепи (1.14), либо составные транзисторы, построенные по схеме Дарлингтона (рис. 1.15).




Рис. 1.14. Схема эмиттерного повторителя с ГТ.




Рис. 1.15. Схема эмиттерного повторителя на составных транзисторах.

Составные транзисторы. Анализируя выражения для коэффициентов усиления каскадов и их входных сопротивлений, можно заключить, что их максимальные значения определяются дифференциальным коэффициентом передачи тока транзистора в схеме с общим эмиттером $h_{21э} = \beta$. Реальные значения $h_{21э}$ определяется технологией изготовления и структурой транзистора и обычно не превышает нескольких сотен. Исключение составляют специализированные супербета транзисторы, применяемые в основном во входных каскадах операционных усилителей.

Решить проблему увеличения $h_{21э}$ можно путем комбинации из нескольких (обычно двух) транзисторов, соединенных между собою так, что их можно рассматривать как единое целое. Применительно к транзисторам одного типа проводимости такие схемы были впервые предложены Дарлингтоном и поэтому называются *парой Дарлингтона* или *составными транзисторами*.

Рассмотрим пару Дарлингтона, выполненную на двух *n-p-n* транзисторах (рис. 1.16), где Б, Э, К – выводы эквивалентного транзистора.

Таким образом, в составном транзисторе суммарный коэффициент передачи тока равен произведению коэффициента передачи отдельных транзисторов. Если β_1 и β_2 имеют одинаковые значения, например 100, то расчетный коэффициент $\beta = \beta_1 \cdot \beta_2$ составит 10^4 . Однако, при одинаковых VT1 и VT2 коэффициенты β_1 и β_2 будут равны друг другу только при равенстве коллекторных токов I_{K1} и I_{K2} . Но $I_{K2} \gg I_{K1}$, так как $I_{B1} \gg I_{B2}$. Поэтому $\beta_1 \ll \beta_2$ и практически $\beta = \beta_1 \cdot \beta_2$ не превышает нескольких тысяч.




Рис. 1.16. Пара Дарлингтона.

Составные транзисторы строятся также на транзисторах с различным типом проводимости. Такие структуры называют *составными транзисторами с дополнительной симметрией*. Пример построения такой схемы, которую называют также *составным транзистором на комплементарных биполярных транзисторах*, показан на рис. 1.17, а. В этом случае в качестве входного используется транзистор структуры *p-n-p*, а выходного - структуры *n-p-n*. Направление результирующих токов, как видно из рисунка, соответствуют транзистору *p-n-p* типа. Результирующий коэффициент передачи тока оказывается равным $\beta = \beta_1 + \beta_1 \cdot \beta_2$ и практически совпадает со значением β в схеме Дарлингтона.




Рис. 1.17. Составные транзисторы на комплементарных БТ (а), на БТ и ПТ (б).

В принципе составной транзистор может быть построен с использованием как полевых, так и биполярных транзисторов. На рис. 1.20, б приведена схема составного транзистора на полевом транзисторе с управляющим $p-n$ переходом и каналом n – типа и биполярном транзисторе структуры $n-p-n$. Данная схема удачно совмещает свойства полевого и биполярного транзистора – это большое входное сопротивление и очень большой коэффициент усиления по току, а значит и мощности.

На рис. 1.18. а и б – приведены составные транзисторы на основе инжекционно – вольтаических транзисторов. Они имеют высокую помехозащищенность по отношению изменения температуры и значений питаемого напряжения.




Рис. 1.18. Схемы составных транзисторов на основе инжекционно – вольтаических транзисторов: пара Дарлингтона (а) и Шиклаи (б).

Графоаналитический расчет усилительного каскада на БТ (режим большого сигнала). В режиме большого сигнала, переменные составляющие токов и напряжений соизмеримы с постоянными составляющими сигналов. Поэтому на свойства усилителя начинают сильно влиять связь параметров транзистора с режимами его работы и нелинейность основных характеристик. В связи с этим расчет усилителя не проводится с использованием малосигнальных моделей транзисторов, а графическим или графоаналитическим методом непосредственно по характеристикам конкретных транзисторов. Эти методы более точны, так как учитывают нелинейные свойства транзистора. Графоаналитический метод основан на построении передаточных характеристик. Рассмотрим графоаналитический расчет усилительного каскада, схема которого приведена на рис. 1.19.




Рис. 1.19. Схема усилителя с ОЭ.

БТ включен по схеме с ОЭ. Резистор R_B задает значение тока базы в режиме покоя (рабочая точка), т.е. задает класс усиления усилителя. Сопротивление R_K (будем далее его называть нагрузкой) включено последовательно с промежутком коллектор – эмиттер транзистора и источником напряжения E_D . Поэтому значения напряжений на нагрузке U_R и $U_{кэ}$ жестко связаны соотношением:

$$U_{кэ} + U_R = E_D \quad (1.14)$$

Очевидно, что в данной схеме ток через резистор I_R равен току коллектора I_K . Следовательно, ток коллектора должен удовлетворять системе уравнений

$$\begin{cases} I_K = f_1(U_{кэ}) & ; \\ I_K = f_2(U_R) \end{cases} \quad (1.15)$$

$$(1.16)$$

где $f_1(U_{кэ})$ – функция, описывающая выходную характеристику транзистора при заданном токе базы I_B , а функция $f_2(U_R)$ представляет собой ВАХ резистора R_K , т.е. уравнение закона Ома.

Для расчета коэффициентов усиления каскада и других его параметров необходимо найти значение тока коллектора (выходного тока усилителя) и напряжения коллектора (выходное напряжение $U_{кэ}$) по заданному значению входного тока (напряжения). Проведем расчет методом графического решения системы уравнений (1.15) и (1.16).

Уравнению (1.15) соответствует график выходных характеристик используемого транзистора (рис. 1.20).




Рис. 1.20. Выходная ВАХ БТ и нагрузочная прямая.

Наклонная прямая – график уравнения (1.16). Ее называют нагрузочной прямой. Нагрузочная прямая отсекает в системе координат $(I_K, U_{KЭ})$ отрезки на оси токов при $U_{KЭ}=0$ $I_K=E_{П}/R_{KЭ}$, а на оси напряжений при $I_K=0$ $U_{KЭ}=E_{П}$. Точки пересечения нагрузочной прямой с выходными характеристиками транзистора соответствуют решениям системы (1.15) и (1.16) и позволяют построить две важные статические передаточные характеристики усилителя: прямой передачи тока $I_K = \varphi_1(I_B)$ (рис. 1.21, а) и передачи напряжения $U_{KЭ} = \varphi_2(I_B)$ (рис. 1.21, б).





Рис. 1.21. Статические передаточные характеристики усилителя: прямой передачи тока $I_K = \varphi_1(I_B)$ (а), передачи напряжения $U_{KЭ} = \varphi_2(I_B)$ (б) и входная характеристика $I_B = \varphi_3(U_{KЭ})$ (в).

10'QUV ZALI

Статические передаточные характеристики усилителя дают наглядное представление об его основных свойствах и позволяют рассчитать как коэффициенты усиления, так и входное сопротивление. По этим характеристикам легко определить области линейного (ОБ), нелинейного (БА) усиления и область режима насыщения (правее точки А на рис. 1.21, а).

Статическая входная характеристика усилителя также отличается от статических входных характеристик транзистора, которые смещаются при изменении $U_{КЭ}$ параллельно самим себе. Однако, при $U_{КЭ} > 0$ смещение незначительно и в практических расчетах в качестве входной характеристики усилителя используют входную характеристику транзистора, соответствующую среднему значению $U_{КЭ}$ на рабочем участке (рис. 1.21, в):

Можно показать статические передаточные характеристики (рис. 1.21) усилителя, как решение уравнений (1.15) и (1.16) в качестве графика, где совмещены между собой четыре параметра: I_B , I_K , $U_{КЭ}$, $U_{КЭ}$



1.22 – расм. Совмещенная динамическая характеристика БТ в схеме с ОЭ.

На рис. 1.22 приведен совмещенный график для транзисторного каскада BC107BP с параметрами $E_{П}=9В$, $R_{К}=450$ Ом. При этом координаты точки А одновременно определяют все четыре основных параметра – входные и выходные токи, а также напряжения.

Пусть от генератора тока на вход усилителя подается сигнал синусоидальной формы

$$I_B(t) = I_{B0} + I_{Bm} \sin \omega t, \quad (1.17)$$

где I_{B0} и I_{Bm} – заданные значения тока базы в режиме покоя (рабочая точка) и амплитуда тока базы соответственно. Ток покоя базы I_{B0} задается резистором R_B .

Рабочая точка, определяющая ток I_B в любой момент времени, перемещается с частотой ω по входной характеристике вверх и вниз в заданных пределах $\pm U_{Bm}$. При этом периодическое изменение входного напряжения $U_{BЭ}$ приближенно можно представить выражением

$$U_{BЭ}(t) = U_{BЭ0} + U_{Bm} \sin \omega t . \quad (1.18)$$

Рабочую точку $U_{BЭ0}$ и пределы изменения $\pm U_{Bm}$ при мгновенных значениях тока базы также находят по входной характеристике транзистора.

Значения выходного тока I_{K0} и выходного напряжения $U_{KЭ}$ в режиме покоя при заданном I_{B0} находятся по характеристикам прямой передачи тока (рис. 1.21, а) и прямой передачи напряжения (рис. 1.21, б) соответственно. При заданном значении изменения базового тока (1.17) соответствующая рабочая точка будет перемещаться вверх и вниз с частотой ω по передаточным характеристикам. При этом амплитуда переменной составляющей выходного коллекторного тока составит $= I_{Km}$, а амплитуда переменной составляющей выходного напряжения $\pm U_{Km}$.

Усредненные значения I_{Km} , U_{Km} и U_{Bm} определяются по формулам:

$$I_{Km} = \frac{I_{K \max} - I_{K \min}}{2} ; U_{Km} = \frac{U_{K \max} - U_{K \min}}{2} ; U_{Bm} = \frac{U_{B \max} - U_{B \min}}{2} .$$

Найденные усредненные значения позволяют вычислить параметры усилителя:

коэффициенты усиления каскада по напряжению, току и мощности

$$K_U = U_{Km} / U_{Bm} ; K_I = I_{Km} / I_{Bm} ; P_{BЫЛ} / P_{BЫ} ;$$

-входное и выходное сопротивления усилителя

$$R_{BЫ} = U_{Bm} / I_{Bm} ; R_{BЫЛ} \approx R_K .$$

Схемы смещения для установления режима покоя усилительного каскада. Рабочий режим или режим покоя определяется значением напряжения смещения на входе усилителя. Существует ряд технических приемов, которые осуществляют подачу напряжения смещения во входную цепь усилителя от источника питания выходной цепи (E_n). Такие схемы называются *схемами смещения*. Схемы смещения служат для установления рабочего режима транзистора в усилительном каскаде и должны обеспечивать высокую стабильность работы на постоянном токе, малую зависимость этих режимов от свойств конкретного транзистора и условий его работы. Рассмотрим их для случая, когда усилительным элементом является БТ, включенный по схем с ОЭ.

Поддача смещения фиксированным током. В дискретной схемотехнике подачу напряжения смещения производят с помощью резистора R_B (рис. 1.23, а). В режиме покоя напряжение смещения на базе

$$U_{B0} = E_{II} - I_{B0} \cdot R_B, \quad (1.19)$$

где ток I_{B0} и напряжение U_{B0} определяют по входной статической характеристике транзистора, исходя из требуемого положения начальной рабочей точки. Из (1.19) можно определить сопротивление резистора:

$$R_B = (E_{II} - U_{B0}) / I_{B0}. \quad (1.20)$$




Рис. 1.23. Поддача смещения фиксированным током (а) и напряжением (б).

Значения R_B обычно составляют десятки и сотни килом. При серийном изготовлении в интегральном исполнении этот способ не применяется, т.к. не обеспечивает высокой стабильности и определенности положения рабочей точки в режиме покоя. Связано это с тем, что $I_B \approx I_K / \beta$, а β сильно меняется от образца к образцу.

Поддача смещения фиксированным напряжением. Напряжение смещения создается делителем напряжения с резисторами R_1 и R_2 (рис. 1.23, б), через которые проходят токи делителя I_1 и I_2 .

Согласно схеме $E_{II} = I_1 R_1 + I_B R_2$ и $I_2 R_2 = U_{B0}$. Из этих уравнений можно определить сопротивления делителя:

$$R_1 = (E_n - U_{БЭ0}) / I_1 \quad \text{и} \quad R_2 = U_{БЭ0} / I_2. \quad (1.21)$$

При расчете схемы сопротивления R_1 и R_2 выбирают такими, чтобы токи I_1 и I_2 были в 3÷5 раз больше тока $I_{Б0}$. В этом случае изменения тока базы $I_{Б0}$, вызванные дестабилизирующими факторами, не вызывают заметного изменения напряжения смещения $U_{БЭ0}$, т.е. от конкретных свойств транзистора. Однако, такой способ подачи напряжения смещения неэкономичен, так как делитель потребляет значительный ток. Кроме того, резистор R_2 , будучи подключенным параллельно входу транзистора, заметно уменьшает входное сопротивление каскада. И, наконец, предполагается, что выходное сопротивление источника сигнала в процессе работы остается постоянным. Если оно не постоянно, то его изменения будут восприниматься усилителем как сигнал.

Многокаскадные усилители. Как правило, коэффициент усиления одиночного усилительного каскада за счет ООС не превышает десяти. Поэтому в случае необходимости получения больших значений коэффициента усиления, используют многокаскадные усилители, построенные путем последовательного соединения нескольких одиночных каскадов. При этом в каждом отдельном каскаде необходимо сохранить оптимальный режим работы по постоянному току, когда вносимые усилителем нелинейные искажения минимальны.

Рассмотрим многокаскадный усилитель на примере полупроводниковой ИМС К213 УН1 (усилитель синусоидального напряжения) (рис. 1.24).




Рис. 1.24. Схема многокаскадного усилителя (ИМС К213 УН1).

Минимизация дрейфа нуля обеспечивается введением двух местных (резистором R_4 для транзистора VT1 и резистором R_7 для транзисторе VT3) Второй каскад ОЭ выполнен на транзисторе VT2 без ООС.

1.7. Усилительные каскады на полевых транзисторах

Усилители на ПТ наиболее часто используются в качестве входных каскадов. Объясняется это следующими преимуществами ПТ БТ:

- большее входное сопротивление, что упрощает его согласование с высокоомным источником сигнала;
- меньший коэффициент шума, что делает его более предпочтительным при усилении слабых сигналов;
- большая собственная температурная стабильность режима покоя.

Усилительный каскад по схеме с ОИ. На рис. 1.25 приведена принципиальная схема усилительного каскада с ОИ на ПТ с управляющим $p-n$ переходом и $n-n$ каналом.




Рис. 1.25. Схема усилительного каскада с ОИ.

Источник входного сигнала $U_{Г}$ подключен к входу каскада через разделительный конденсатор C_1 , а сопротивление нагрузки $R_{Н}$ подключено к выходу каскада через разделительный конденсатор C_2 . Резистор $R_3 \approx 1$ Мом осуществляет гальваническую связь затвора с общей шиной, что необходимо для замыкания цепи смещения.

Для транзистора с $n-n$ каналом полярность напряжения источника питания $E_{П}$ должна быть положительной, а полярность напряжения на затворе – отрицательной. При использовании одного источника питания

отрицательное напряжение на затворе $U_{зи}$ в режиме покоя обеспечивает цепь автоматического смещения $R_{и}C_{и}$. $U_{зи}$ возникает за счет протекания тока покоя I_c по $R_{и}$ и равно $U_{зи} = -I_c \cdot R_{и}$. В случае усилителя широкого динамического диапазона, когда амплитуда входного сигнала может достигать нескольких вольт, естественно принять значение $U_{зи}$ в режиме покоя равным среднему от значения $U_{зи.отс}$ и $U_{зи.макс}$ (паспортные значения для конкретного транзистора), т.е. $U_{зи} = 0,5(U_{зи.отс} + U_{зи.макс})$.


Определив $U_{зи}$ и I_c в режиме покоя с помощью сток - затворной ВАХ транзистора, можно легко определить значение $R_{и}$.

В рассматриваемой схеме резистор $R_{и}$ выполняет двойную роль. Во - первых, он обеспечивает начальное положение рабочей точки в режиме покоя каскада и, во - вторых, вводит в него последовательную ООС по току нагрузки (как резистор $R_э$ в схеме ОЭ), что приводит к уменьшению коэффициента усиления каскада и стабилизирует температурный режим покоя. Для исключения ООС по переменному току резистор $R_{и}$ шунтируют конденсатором $C_{и}$.

В режиме покоя для усилителя класса А напряжение между истоком и стоком транзистора выбирают равным $U_{си} = I_c \cdot R_c$. При этом $E_{п} = U_{си} + I_c \cdot R_c + I_c \cdot R_{и}$ не должно превышать $U_{си.макс}$ (паспортное значение).

Можно показать статические передаточные характеристики усилителя, в качестве графика, где совмещены между собой три параметра: I_c , $U_{зи}$, $U_{кси}$

На рис. 1.26 приведен совмещенный график для транзисторного каскада BC264D с параметрами $E_{п}=15В$, $R_c=2,5$ кОм. При этом координаты точки А одновременно определяют все три основных параметра - входные и выходные напряжения, а также выходной ток.



1.26 - расм. Совмещенная динамическая характеристика ПТ в схеме с ОИ.

Усилительный каскад по схеме с ОС (истоковый повторитель).
Принципиальная схема усилительного каскада ПТ с ОС приведена на рис. 1.27. В схеме использован ПТ с управляющим $p - n$ переходом, канал n - типа.

В схеме сток через очень малое сопротивление источника питания E_C соединен с общей шиной каскада, т.е. вывод стока является общим для входной и выходной цепей. Поэтому транзистор включен по схеме с ОС.




Рис. 1.27. Схема усилительного каскада ПТ с ОС.

В истоковом повторителе выходной сигнал совпадает по фазе с входным сигналом. Оба эти фактора и определили название повторитель напряжения. Близкий к единице коэффициент усиления получился за счет 100 % ной ООС.

Входное сопротивление повторителя на ПТ с $p - n$ переходом – это дифференциальное сопротивление обратного включенного управляющего перехода.

Входное сопротивление повторителя на МДП – транзисторе еще выше, так как определяется сопротивлением диэлектрической пленки под затвором и составляет ~ 100 МОм.

Контрольные вопросы

1. Опишите признаки, по которым могут быть классифицированы электронные усилители.
2. Каковы основные характеристики и показатели усилителей и их отличительные особенности?
3. Почему при работе усилителя в классе А самый низкий коэффициент полезного действия?
4. Почему при работе усилителя в классе В появляются значительные искажения формы симметричного сигнала?
5. Чем класс усиления АВ отличается от класса В и в каких схемах он используется?
6. Что называется обратной связью в усилителях?
7. Как изменяется коэффициент усиления при введении в схему усилителя отрицательной обратной связи и влияет ли она на стабильность его работы?
8. Что такое составной транзистор?
9. Опишите принцип действия и характеристики пары Дарлингтона.
10. Какие параметры определяют рабочую точку простейшего усилительного каскада на БТ?
11. Какие параметры определяют рабочую точку простейшего усилительного каскада на ПТ?
12. Что понимается под многокаскадным усилителем напряжения?

ГЛАВА II ОПЕРАЦИОННЫЕ УСИЛИТЕЛИ

2.1. Общие сведения

Операционным усилителем (ОУ) называют интегральный усилитель постоянного тока, основанный на принципе дифференциального усиления, обладающий большим коэффициентом усиления по напряжению ($K_U^* = 10^4 \div 10^6$) и предназначенный для осуществления различного рода операций над аналоговыми сигналами. К таким операциям относятся суммирование, интегрирование, дифференцирование, масштабирование и др. В настоящее время ОУ применяются для усиления, ограничения, перемножения, частотной фильтрации, генерирования, стабилизации сигналов в аналоговых и цифровых устройствах. Для этого ОУ охватывают цепью глубокой ОС. Именно в совокупности с цепями ОС ОУ выполняет вышеуказанные *операции*, откуда и происходит его название.

На рис. 2.1, а дано используемое в технической литературе обозначение ОУ без выводов для подключения, общей шины и внешних элементов, а на рис. 2.1, б его стандартное графическое обозначение согласно ГОСТ 2.759-82. Кроме выводов для подключения напряжения питания здесь обозначены выводы частотной коррекции формирующего требуемый вид ЛАЧХ усилителя.




Рис. 2.1. Условное обозначение (а) и стандартное графическое обозначение (б) ОУ.

ОУ имеет два входа: *инвертирующий* (обозначен кружком или знаком «-»), *неинвертирующий*. Если неинвертирующий вход ОУ соединен с общей шиной и сигнал подан на инвертирующий вход, то выходной сигнал окажется сдвинутым на 180° , т.е. произойдет инвертирование сигнала. Если с общей шиной соединен инвертирующий вход, а сигнал подан на неинвертирующий, то выходной сигнал окажется в одной фазе с входным сигналом.

Для обеспечения работы ОУ как с положительными, так и с отрицательными входными сигналами используют двухполярный источник питания ($\pm 3 \text{ В} \dots \pm 20 \text{ В}$). Средний вывод этого источника, как правило, является общей шиной для входных и выходных сигналов и в большинстве случаев не подключается к ОУ.

ОУ по своим свойствам близок к характеристикам некоторого идеального усилителя. *Идеальный усилитель* обладает: бесконечно большим коэффициентом усиления; бесконечно большим входным и равным нулю выходным сопротивлениями; равным нулю выходным напряжением при равенстве сигналов на неинвертирующем и инвертирующем входах; бесконечно широкой полосой пропускания.

Чтобы приблизиться к идеальному усилителю ОУ (кроме полосы пропускания) в процессе развития прошли три этапа.

На первом этапе разрабатывались *универсальные* ОУ. ОУ первого поколения строились по трехкаскадной структурной схеме на транзисторах типа $n - p - n$. В качестве нагрузок в каскадах таких ОУ использовались резисторы. Типичным представителем интегральных ОУ первого поколения является усилитель типа К140УД1 и К140УД5. Основным недостатком данных ОУ заключается в относительно небольшом коэффициенте усиления ($K_U = 300 \div 4000$) и низком входном сопротивлении ($R_{вх} \approx 4 \text{ кОм}$).

Указанные недостатки устранены в ОУ второго поколения, которые строятся по двухкаскадной схеме. Улучшение характеристик достигнуто за счет применения составных транзисторов с большими значениями коэффициента усиления по току и замены резисторных нагрузок каскадов динамическими. Динамические нагрузки представляют собой генераторы стабильного тока и обеспечивают высокие значения сопротивлений переменному току. В некоторых ОУ второго поколения входной каскад выполнен по дифференциальной схеме на $n -$ канальных ПТ с управляющим $p - n$ переходом. Это позволило резко увеличить входное сопротивление ОУ. ОУ второго поколения содержат БТ $n - p - n$ и $p - n - p$ - типов. Типичным двухкаскадным ОУ является усилитель типа К140УД7, у которого $K_U = 45000$. Основным недостатком – ограниченное быстродействие.

ОУ третьего поколения обладают одновременно высоким входным сопротивлением, большим коэффициентом усиления напряжения и повышенным быстродействием. Особенностью этих ОУ является применение транзисторов со сверхбольшими значениями коэффициента усиления по току ($\beta = 10^3 \div 10^4$). К усилителям третьего поколения относят ОУ типа К140УД6. ОУ четвертого поколения (специализированные)

объединяет ОУ, имеющие рекордные значения отдельных параметров. К ним можно отнести, например, ОУ типа К152УД5 с очень большим значением коэффициента усиления по напряжению ($K_U = 10^6$), К154УД2 с высокой скоростью нарастания выходного напряжения (более 75 В/мкс) и К140УД12 с малым током потребления (менее 0,5 мА).

2.2. Базовые элементы аналоговых интегральных микросхем

Генератор стабильного тока. Источник тока – есть устройство, обеспечивающее протекание в произвольной цепи тока наперед заданной величины, не зависящей ни от изменения напряжения питания, ни от параметров этой цепи, ни от температуры.

Задача источника тока – поддерживать неизменным выходной ток при изменениях нагрузки и выходного (питающего) напряжения в микросхемах самого различного функционального назначения, как аналоговых, так и цифровых.

Неизменное значение постоянного тока, может обеспечить только идеальный источник тока с бесконечно большим динамическим сопротивлением. ВАХ идеального источника тока представляет собой горизонтальную прямую АВ (рис. 2.2). Близкую к ВАХ идеального генератора тока имеет выходная характеристика БТ в схеме ОБ. Следовательно, транзистор, включенный по схеме с ОБ, практически может выполнять функцию генератора тока. Однако, для обеспечения большого динамического диапазона и температурной стабильности на практике используется два или более транзисторов.

Источники тока, рассматриваемые в данном параграфе представляют собой реальное схемное воплощение таких источников. В разной литературе их называют генераторами стабильного тока (ГСТ), стабилизаторами тока или эталонами тока.




Рис. 2.2. ВАХ идеального ГСТ.

Наиболее простая схема реализации ГСТ представлена на рис. 2.3. В этой схеме в цепь тока I_1 включен БТ VT1 в диодном включении, называемый опорным. В диодном включении транзистор имеет исключительно малое сопротивление на постоянном и переменном токе. Поэтому VT1 служит генератором напряжения, питающего переход эмиттер–база транзистора VT2, включенного последовательно с управляемой цепью R_H .

Поскольку в транзисторе VT2 задается не ток базы, а напряжение эмиттер – база, то его свойства соответствуют схеме включения с ОБ. Как известно, в схеме ОБ в активном режиме ток коллектора практически не зависит от напряжения на коллекторе, что и отмечено на рис. 2.3. Поэтому при любой нагрузке R_H и произвольном $E_{П2}$ ток I_2 будет определяться опорным напряжением $U_{ЭБ2}$. Покажем, что ток I_2 практически равен току I_1 , определяемому значениями $E_{П1}$ и R .




Рис. 2.3. Простейшая схема ГСТ.

Токи $I_{Э1}$ и $I_{Э2}$ с большой точностью аппроксимируются выражением

$$I_{Э} = I_0 \exp(U_{ЭБ} / \varphi_T), \quad (2.1)$$

где I_0 – тепловой ток насыщения обратно смещенного эмиттерного перехода. А так как параметры транзисторов $I_{Э0}$, φ_T полностью идентичны, то из очевидного условия $U_{ЭБ1} = U_{ЭБ2}$ следует, что.

$$I_{Э1} = I_{Э2}. \quad (2.2)$$

Нетрудно заметить, что

$$I_1 = I_{\beta 1} + I_{\beta 2}, \quad I_2 = I_{\kappa 2} = I_{\beta 2} - I_{\beta 2}.$$

Следовательно, учитывая (2.2)

$$I_2 = I_1 - 2I_{\beta 2}. \quad (2.3)$$

Ток базы меньше тока коллектора в $50 \div 100$ раз. Поэтому с достаточной для инженерных расчетов точностью можно считать, что входной I_1 и выходной I_2 токи равны. При этом получаемая ошибка не превышает $1 \div 2\%$. Следовательно, выходной ток I_2 в цепи R_H , какой бы она не была, будет повторять входной как по величине, так и по направлению. Что касается величины входного тока, то она с достаточно большой точностью равна $I_1 = (E_{П1} - 0.6)/R$.

Стабильность тока I_1 обеспечивается использованием стабилизированного источника питания $E_{П1}$. Тем самым обеспечивается независимость тока I_2 от напряжения источника питания $E_{П2}$ и параметров цепи R_H .

Однако в этой схеме ГСТ не обеспечивается достаточная температурная стабилизация тока I_2 , так как ток базы $I_{\beta 2}$ довольно в сильной степени зависит от температуры. Для обеспечения температурной стабильности тока I_2 используются более сложные схемы.

Например, на рис. 2.4 приведена трехтранзисторная схема (токовое зеркало Уилсона), в которой управляющие транзисторы VT1 и VT2 включены так, что токи их баз взаимно противоположны.




Рис. 2.4. Схема токового зеркала Уилсона.




Рис. 2.5. Активный трансформатор тока.

Легко видеть, что

$$I_1 - I_{B2} + I_{B1} = I_{\Sigma 1}, \quad I_2 + I_{B2} - I_{B1} = I_{\Sigma 1}.$$

Транзисторы VT1 и VT2 конструктивно идентичны. Режим их работы отличается только тем, что напряжение коллектор – база транзистора VT1 равно напряжению эмиттер – база транзистора VT2, т.е. мало, тогда как напряжение коллектор – база транзистора VT2 определяется разностью падений напряжения на резисторе R и в цепи R_H и может, следовательно, быть заметно большим. Однако, ток базы весьма слабо зависит от напряжения коллектор – база, так что $I_{B1} = I_{B2}$. Токи же эмиттеров $I_{\Sigma 1} = I_{\Sigma 2}$ одинаковы в силу тех же причин, что и в случае схемы рис. 1.22. Следовательно

$$I_2 = I_1 - 2(I_{B2} - I_{B1}) = I_1.$$

Из приведенного выражения видно, что в схеме на рис. 2.3 повторяемость входного и выходного токов значительно выше, чем в схеме на рис. 2.4.

В ряде интегральных схем требуется ГСТ с очень малым значением тока при большом значении опорного тока I_1 ($I_2 \ll I_1$). В этих случаях используют модифицированную схему простейшего ГСТ, показанную на рис. 2.5.

Эту схему называют активным трансформатором тока. Для этой схемы

$$I_{\Sigma 2} R_1 = U_{B\Omega 1} - U_{B\Omega 2}; \quad U_{B\Omega 1} = E_n - I_1 R. \quad (2.4)$$

Используя ВАХ идеализированного перехода (9.1), можно написать

$$U_{B\Omega 1} = \varphi_T \ln(I_1 / I_0); \quad U_{B\Omega 2} = \varphi_T \ln(I_2 / I_0). \quad (2.5)$$

Из выражений (2.4) и (2.5) получим

$$I_2 = \frac{\varphi_T}{R_1} \ln \frac{E_n - U_{B\Omega 1}}{I_2 R}. \quad (2.6)$$

По заданному току I_2 можно определить из (2.6) необходимое сопротивление резистора R_3 :

$$R_3 I_2 = \frac{\varphi_T}{I_2} \ln \frac{E_n - U_{B\Omega 1}}{I_2 R}. \quad (2.7)$$

Данная схема, несмотря на простоту, обеспечивает хорошую температурную стабилизацию, так как R_3 обеспечивает ООС. Расчеты

показывают, что при изменении температуры на один градус нестабильность тока $\Delta I_2 = 2,5$ мкА. Кроме того, полезно запомнить, что при $R_3 = 1$ кОм (статическое сопротивление) динамическое сопротивление ГСТ оказывается близким к 1 МОм.

Схема сдвига уровня постоянного напряжения. Интегральные многокаскадные усилители постоянного тока строятся по схемам с непосредственными связями между каскадами. При этом на базу каждого каскада поступает не только полезный сигнал, но и возрастающая постоянная составляющая напряжения с коллектора предыдущего каскада. Для устранения указанного явления используются схемы сдвига уровня постоянного напряжения, называемые также *трансляторами уровня*. Схемы сдвига должны устранять постоянную составляющую на входе очередного каскада и без изменений передать переменную составляющую – сигнал.

Простейшей схемой сдвига уровня является эмиттерный повторитель. Действительно, у него уровень выходного (эмиттерного) потенциала ниже уровня базового потенциала на величину U^* , а сигнал передается с коэффициентом $K_U \approx 1$.

Величина U^* называется напряжением открытого перехода. Дело в том, что в нормальном токовом режиме, когда прямые токи лежат в диапазоне $I = 10^{-3} \div 10^{-4}$ А, напряжение на кремниевом переходе U меняется всего в пределах $0,65 \div 0,7$ В. В микрорежиме, когда токи лежат в диапазоне $I = 10^{-5} \div 10^{-6}$ А, соответствующие изменения напряжения составляют $0,52 \div 0,57$ В.

Таким образом, в зависимости от диапазона токов прямые напряжения несколько различаются, но в пределах диапазона их можно считать постоянными и рассматривать как параметр. Для него вводится специальное обозначение U^* . Принято при комнатной температуре считать $U^* = 0,7$ В в нормальном режиме, а в микрорежиме $U^* = 0,5$ В.

Если нужно понизить уровень на величину $2U^*$, то в эмиттерную цепь повторителя включают прямосмещенный диод.

Когда необходимо сместить уровень на величину не кратную U^* , то используется универсальная схема сдвига уровня, основанная на использовании ГСТ и показанная на рис. 2.6.

ГСТ включен в цепь транзистора VT, база которого непосредственно соединяется с выходом предшествующего каскада. Так как ток эмиттера VT задан ГСТ, то напряжение на эмиттерном переходе этого транзистора будет автоматически устанавливаться таким, чтобы обеспечивать протекания тока I_0 . Следовательно, каким бы ни был потенциал точки А, потенциал точки В будет равен

$$U_B = U_A - U_{BE} - RI_0. \quad (2.8)$$

При заданном U_A значение U_{BE} однозначно соответствует значению I_0 и, следовательно, можно выбрать такое значение R , чтобы U_B имело также заранее заданное значение.




Рис. 2.6. Универсальная схема сдвига уровня напряжения.

Нетрудно убедиться в том, что в схеме сигнал на выходе устройства (точка В) повторяет сигнал на входе (точка А). Действительно, на основании (2.8),

$$\Delta U_A = \Delta U_B - \Delta U_{БЭ},$$

поскольку $I_0 = \text{const}$. Но как было сказано, изменение потенциала базы не может вызвать изменения значения $U_{БЭ}$, поскольку потенциал эмиттера транзистора практически мгновенно следует за изменением потенциала базы. Следовательно, $\Delta U_{БЭ} = 0$ и $\Delta U_A = \Delta U_B$. Это справедливо если динамическое сопротивление ГСТ $R_V = \infty$. Как правило, сопротивление R_i лежит в пределах 100 кОм \pm 1 нОм, а $R = 1 \div 2$ кОм. Поэтому коэффициент передачи сигнала оказывается близким к единице.

Дифференциальные усилители. Рассмотренные ранее усилительные каскады с ООС, обладая высокой стабильностью работы, малым дрейфом нуля (при низком коэффициенте усиления по напряжению), остаются беззащитными к действию различного рода помех, которые приводят к появлению ложного выходного сигнала. Источниками помех могут быть:

1. Различные устройства, генерирующие высокочастотные колебания, такие, например, как радиопередатчик, высокочастотная аппаратура;
2. Устройства, при работе которых, образуются электрические искровые разряды, например, электродвигатели и генераторы, системы зажигания двигателей автомобилей и т.д.

Сигнал помехи может попасть в электронный прибор по входам линий питания, или по линиям ввода и вывода сигнала. Для борьбы с помехами придумано много эффективных приемов, но все они направлены на уменьшение сигнала помехи. В усилительных каскадах подавление сигнала

происходит за счет введения глубокой ООС. Однако ООС приводит и к резкому уменьшению коэффициента усиления полезного сигнала, т.к. и помеха, и сигнал поступают на один и тот же вход. Поэтому для сохранения большого коэффициента усиления сигнала и большого коэффициента подавления помехи усилитель должен:

- обеспечить глубокую ООС для помехи;
- одновременно исключить ООС для полезного сигнала.

Этим требованиям отвечает дифференциальный усилитель (ДУ). ДУ представляет собой такое объединение двух каскадов (плеч), в котором выходное напряжение формируется как разность выходных напряжений каждого из каскадов в отдельности. По принципу построения ДУ представляет собой мостовой (балансный) усилительный каскад. Мостовые схемы применяются для компенсации различного рода погрешностей измерений, которые возникают из – за различного рода дестабилизирующих факторов.

Типовая схема ДУ приведена на рис. 2.7, а. Усилитель содержит два симметричных плеча, первое из которых состоит из транзистора $VT1$ и резистора R_{K1} , а второе образовано транзистором $VT2$ и резистором R_{K2} . Резистор $R_Э$ является общим для обоих плеч. Каждое плечо является каскадом ОЭ с ООС. Начальный режим работы схемы определяется током I_0 , постоянство которого обеспечивается ГСТ, являющегося электронным эквивалентом резистора $R_Э$ большого номинала.

Элементы ДУ образуют мост (2.7, б), в одну диагональ которого включены два источника питания $\pm E_П$, а в другую – сопротивление нагрузки R_H . Используя схему моста, легко получить условие баланса моста, т.е. условие, при котором его выходное напряжение $U_{ВЫХ} = U_A - U_B$ будет равняться нулю:

$$R_{VT1} \cdot R_{K2} = R_{VT2} \cdot R_{K1}. \quad (2.9)$$

Баланс не нарушится и в том случае, если будут изменяться напряжения $E_П$ и сопротивление резисторов плеч моста.

Рассмотрим свойства идеального ДУ, у которого параметры транзисторов $VT1$ и $VT2$ одинаковы ($R_{VT1} = R_{VT2}$), а $R_{K1} = R_{K2}$. Очевидно, при $U_{ВХ1} = U_{ВХ2}$ потенциалы коллекторов U_{K1} и U_{K2} одинаковы, следовательно, выходное напряжение на нагрузке $U_{ВЫХ} = U_{K1} - U_{K2}$ равно нулю. В силу симметрии нулевое значение $U_{ВЫХ}$ сохраняется при одновременном изменении напряжения питания, температуры, т.е. в идеальном ДУ дрейф нуля отсутствует.

Отметим, что питание ДУ осуществляется от двух источников, напряжения которых по модулю равны друг другу. Использование второго источника ($-E_П$) позволяет снизить потенциалы эмиттеров транзисторов $VT1$ и $VT2$ (точка Э) до потенциала общей шины. Это дает возможность, во – первых, подавать сигналы на входы ДУ без сдвига уровней, во – вторых,

работать как с положительными, так и с отрицательными входными сигналами.




Рис. 2.7. Дифференциальный усилитель (а) и его схема замещения (б).

Подадим одновременно на входы сигналы, равные по амплитуде и одинаковые по фазе. Такие сигналы называются *синфазными*. Источниками синфазных сигналов являются помехи. Если синфазные сигналы положительной полярности, то токи эмиттеров транзисторов VT1 и VT2 возрастут. В результате появится приращение тока ΔI_3 , но оно поровну распределится между плечами ДУ и коллекторные потенциалы изменятся одинаково. Следовательно, и в этом случае $U_{вых} = 0$.

В реальных ДУ $R_{к1} \neq R_{к2}$, что приведет к появлению выходного напряжения. Рассчитаем коэффициент усиления для синфазных сигналов $K_{УФ}$. Резистор R_3 образует в ДУ последовательную ООС по току, а приращение тока ΔI_3 образует на нем сигнал ООС. Значит, $K_{УФ}$ можно вычислить по обычной формуле для усилительного каскада с ООС (1.31). Но в ДУ резистор R_3 является общим сопротивлением эмиттерных цепей, поэтому вместо R_3 надо подставить $2R_3$, т.е.

$$K_{УФ} = \frac{R_{к1}}{2R_3} \frac{R_{к2}}{2R_3} = \frac{\Delta R_k}{2R_3} \quad (2.10)$$

Поскольку на практике синфазный сигнал может в тысячи раз превышать рабочий сигнал, то всегда стремятся сделать $K_{УФ} \ll 1$. Для этого

следует увеличить R_3 . Однако, реализация резисторов значительных номиналов в ИМС нецелесообразна. Поэтому вместо R_3 используют электронный эквивалент резистора большого номинала. Таким эквивалентом является ГСТ, сопротивление которого переменному току составляет несколько единиц Мом.

Разброс сопротивлений ΔR_K в монолитной ИМС не превышает $\pm 3\%$. Примем для оценки, что отклонения R_K одинаковы, но отличаются знаками (самый неблагоприятный случай). Тогда при $R_K = 5$ кОм, $R_3 = 1$ МОм, $K_{УСФ} \approx 0,3 \cdot 10^{-3}$. Таким образом если, например, амплитуда синфазного сигнала составляет 1 В, то на выходе ДУ при заданном $K_{УСФ}$ появится ложный сигнал с амплитудой всего 0,3 мВ. Таким образом, правильно говорить не об усилении, а в подавлении синфазного сигнала.

В силу симметрии ДУ сигнал $U_{ВХ}$ поделится поровну между обоими эмиттерными переходами: на одном из них напряжение увеличится на $1/2 U_{ВХ}$, а на другом уменьшится на ту же величину. Пусть напряжение $U_{ВХ1}$ увеличивается, $U_{ВХ2}$ уменьшается. Тогда эмиттерный и коллекторный токи транзистора VT1 получат положительное приращение, а соответствующие токи транзистора VT2 – отрицательное приращение. В результате появится выходное напряжение

$$U_{ВЫХ} = \Delta I_{K1} \cdot R_{K1} - (-\Delta I_{K2} \cdot R_{K2}).$$

На общем эмиттерном резисторе R_3 изменение эмиттерных токов даст приращение

$$\Delta U_3 = R_3 (\Delta I_{31} - \Delta I_{32}),$$

которое и есть сигнал ООС.

Если ДУ идеально симметричен, то $|\Delta I_{31}| = |\Delta I_{32}|$ и $\Delta U_3 = 0$.

Следовательно, потенциал эмиттеров остается неизменным и ООС для дифференциального сигнала отсутствует. Поэтому для коэффициента усиления по напряжению справедливо выражение, ранее полученное для каскада с ОЭ без обратной связи

$$K_U = \frac{\alpha R_K I_3}{\varphi_r} = - \frac{h_{21} R_K}{h_{11}}. \quad (2.11)$$

При $\alpha \approx 1$, $R_K = 5$ кОм, $I_3 = 1$ мА, $\varphi_r = 0,025$ В⁻¹ получим $K_U = -200$.

На практике используются четыре схемы включения ДУ: симметричный вход и выход, симметричный вход и несимметричный выход, несимметричный вход и симметричный выход, несимметричный вход и выход. При симметричном входе источник входного сигнала подключается между входами ДУ (между базами транзисторов). При симметричном выходе сопротивление нагрузки подключается между выходами ДУ (между коллекторами транзисторов).

При несимметричном входе источник входного сигнала подключается между одним входом ДУ и общей шиной. При несимметричном выходе сопротивление нагрузки подключается между коллектором одного из транзисторов и общей шиной.

Коэффициент усиления ДУ не зависит от способа подачи входного сигнала, т.е. не зависит от того, симметричный или несимметричный вход.

При несимметричном выходе сопротивление нагрузки подключается одним концом к коллектору одного транзистора, а другим — к общей шине. В этом случае K_U оказывается в 2 раза меньше, чем при симметричном выходе.

Если при несимметричном входе и выходе входной сигнал подан на вход того же плеча, с выхода которого снимается выходной сигнал ДУ, то в этом случае работает на усиление лишь одно плечо. Здесь на выходе получаем инвертированный сигнал. Когда входной сигнал подан на вход одного плеча ДУ, а выходной сигнал снимается с выхода другого плеча, то на выходе получаем неинвертированный сигнал с тем же K_U , что и в первом случае. Если снимать выходной сигнал всегда с одного заданного выхода, то входам ДУ присваиваются название «инвертирующий» и «неинвертирующий».

На рис. 2.8 приведен пример каскада с несимметричными входом и выходом. При этом напряжение неиспользуемого входа, как правило, фиксируют на неизменном уровне, например, соединяют с общей шиной. Если входной сигнал подается на U_{BX1} , то на выходе получаем неинвертированный сигнал. Значит U_{BX1} является неинвертирующим входом. Очевидно, что второй вход U_{BX2} является инвертирующим.




Рис. 2.8. ДУ с несимметричными входом и выходом.

Одним из основных параметров ДУ является коэффициент ослабления (подавления) синфазных сигналов (КООС). Под КООС понимают отношение $K_{УдФ}$ к $K_{УсФ}$, выраженное в децибелах, т.е.

$$KOCC = 20 \lg(K_{L, \text{дф}} / K_{L, \text{сф}}).$$

Величина KOCC в современных ДУ обычно лежит в пределах 60÷100 дБ.

Следующим основным параметром ДУ является его динамический диапазон. Под динамическим диапазоном понимается отношение амплитуд максимального и минимального сигналов на входе усилителя.

$$D(\text{дБ}) = 20 \lg(K_{\text{ВХ, макс}} / K_{\text{ВХ, мин}}).$$

Минимальный сигнал ограничивается собственными шумами, максимальный - искажениями формы сигнала. Нелинейные искажения появляются, когда под действием сигнала транзистор переходит в режим насыщения или отсечки.

Расчеты показывают, что максимально допустимый входной сигнал не может превышать $\varphi_T = r_{\text{Э}} \cdot I_{\text{Э}}$, где $r_{\text{Э}}$ - дифференциальное сопротивление эмиттерного перехода, $I_{\text{Э}}$ - эмиттерный ток в режиме покоя. При $r_{\text{Э}} = 50 \text{ Ом}$ и $I_{\text{Э}} = 12 \text{ мА}$ $\varphi_T = 50 \text{ мВ}$. Практически, чтобы искажения сигнала были невелики, амплитуды входных сигналов должны лежать в пределах $0,5\varphi_T$. Дело в том, что с приближением к φ_T существенно меняется ток эмиттера, а вместе с ним сопротивление $r_{\text{Э}}$ и коэффициент усиления.

Дифференциальные усилители различной модификации характеризуются своими *точностными параметрами*.

Одним из таких параметров является напряжение смещения нуля $U_{\text{СМ}}$ - напряжение, которое необходимо приложить ко входу ДУ для того, чтобы на его выходе получить нулевое напряжение. Дело в том, что из-за асимметрии плеч на выходе в отсутствии сигнала появляется некоторое напряжение, которое может быть принято за сигнал. В различных ДУ величина $U_{\text{СМ}}$ колеблется в пределах 30÷50 мВ. Следует иметь в виду, что $U_{\text{СМ}}$ зависит от температуры. Эта зависимость характеризуется *температурной чувствительностью* $\varepsilon_U = 0,05\text{--}70 \text{ мВ}^\circ\text{С}$.

Еще одним точностным параметром ДУ является ток смещения $\Delta I_{\text{ВХ}}$, представляющий собой *разность входных токов*. Типовые значения параметра - от единиц микроампер до долей наноампер. Ток смещения, протекая через сопротивление источника сигнала R_I создает на нем ложный сигнал. Например, если $\Delta I_{\text{ВХ}} = 20 \text{ нА}$ и $R_I = 100 \text{ кОм}$, то $\Delta I_{\text{ВХ}} \cdot R_I = 2 \text{ мВ}$.

Средний входной ток $I_{\text{ВХСР}}$ также является точностным параметром ДУ. Средний входной ток значительно больше тока смещения и составляет в разных ДУ 1÷7000 нА. Протекая через сопротивление источника сигнала R_I , он создает на нем падение напряжения, действующее как синфазный входной сигнал. Хотя и ослабленное в $K_{\text{Усф}}$ раз, это напряжение появляется на выходе ДУ в виде ложного сигнала.

Дифференциальный коэффициент усиления зависит от сопротивления нагрузки в коллекторной цепи R_K . В интегральной технологии с ростом

значения R_K увеличивается площадь, занимаемая им на кристалле полупроводника, и возрастает напряжение питания при сохранении режима работы транзисторов. Поэтому для увеличения коэффициента усиления в ДУ вместо резисторов R_K используют динамическую (активную) нагрузку, выполненную на БТ или МТ. На рис. 2.9 приведена схема ДУ, у которого нагрузкой является второй ГСТ. ГСТ2 образован $p-n-p$ транзисторами VT3 и VT4. ГСТ1 как прежде определяет режим покоя ДУ и используется в качестве эмиттерного сопротивления.




Рис. 2.9. ДУ с динамической нагрузкой.

Статическое сопротивление ГСТ во много раз меньше его дифференциального сопротивления. В этом случае падение напряжения на ГСТ от протекания тока покоя будет представляться его статическим сопротивлением, а отклонения выходного напряжения, вызванное изменением тока коллекторов при подаче сигналов – его дифференциальным сопротивлением. Следовательно, в формуле (2.11) вместо R_K нужно подставить $R_{диф}$. При этом получим максимально допустимое в каскаде значение коэффициента усиления. Очевидно, что при подключении внешней нагрузки абсолютное значение коэффициента усиления будет определяться только ее сопротивлением R_H , т.е. в формуле (2.11) вместо R_K нужно подставить R_H .

К основным показателям ДУ помимо коэффициентов усиления дифференциального и синфазного сигналов, коэффициента подавления синфазной составляющей относятся входное и выходное сопротивления.

При симметричном выходе без учета сопротивления нагрузки R_H выходное сопротивление ДУ равно

$$R_{вых} \cong R_{к1} + R_{к2}$$

При симметричном входе входное сопротивление ДУ равно сумме входных сопротивлений левой и правой частей включены по отношению к источнику сигнала последовательно. Используя выражения (1.34) при $R_3=0$, получаем:

$$R_{BX} = 2[(\beta + 1)r_3 + r_B].$$

Пусть, например, $\beta = 100$, $r_3 = 250$ Ом и $r_B = 150$ Ом, тогда $R_{BX} = 5,35$ кОм.

Величина β зависит от тока покоя I_B транзистора. Поэтому для увеличения входного сопротивления следует использовать ДУ в режиме малых сигналов.

Для того чтобы поднять усиление каскада и значительно увеличить входное сопротивление ДУ, применяются составные транзисторы. Наиболее часто используется составной транзистор, выполненный по схеме Дарлингтона (рис. 1.10). Коэффициент усиления по току

$$K_I \approx h_{21\Omega}^2 = \beta^2.$$

Входное сопротивление составного транзистора

$$R = \frac{U_{BX}}{I_B} = \frac{U_{BX1} + U_{BX2}}{I_{B1}} = R_{BX1} + \frac{U_{BX2}}{I_{B1}}.$$

Выполнив преобразования, получаем

$$R_{BX} = R_{BX1} + (\beta + 1)R_{BX2} \approx \beta R_{BX2}.$$




Рис. 2.10. ДУ на составных транзисторах.

Следовательно, входное сопротивление возрастает в β раз.

Увеличение входного сопротивления ДУ можно также достичь за счет применения ПТ, имеющих малые входные токи. При построении таких схем предпочтение отдается ПТ с управляющим $p-n$ переходом, обладающих более высокой стабильностью своих характеристик.

Типовая схема ДУ на транзисторах с управляющим $p-n$ переходом и каналом n – типа приведена на рис. 2.11. Токозадающий ГСТ выполнен на транзисторе $VT3$ и резисторе R_M .




Рис. 2.11. ДУ на ПТ.

Резисторы R_{CM1} и R_{CM2} предназначены для задания начального смещения на затворах транзисторов $VT1$ и $VT2$. Входное сопротивление ДУ есть дифференциальное сопротивление обратносмещенного $p-n$ перехода и составляет $10^8 \div 10^{10}$ Ом.

Иногда для увеличения входного сопротивления ДУ в нем используют комбинированные составные транзисторы, выполненные на ПТ с управляющим $p-n$ переходом и каналом n – типа и БТ структуры $n-p-n$.

Все указанные типы ДУ используются в разного рода операционных усилителях в качестве входных каскадов.


Выходные каскады усилителей. Выходные каскады усилителей должны обеспечивать получение в нагрузке требуемой, достаточно большой мощности, составляющей $0,01 \div 10^2$ Вт. Для этого транзисторы выходного каскада должны работать при больших значениях токов и напряжений, а значит потреблять основную мощность источника питания. Поэтому в целях увеличения КПД желательно, чтобы ток каскада в режиме покоя (т.е. в отсутствии сигнала) был близким к нулю.

Однотактные выходные каскады типа эмиттерного повторителя работают в режиме класса А и из – за низкого КПД используются при небольших выходных мощностях.

Это послужило причиной использования в выходных усилителях большой мощности только двухтактных схем усиления, обеспечивающих работу транзисторов в режимах класса В и АВ.

На рис. 2.12, а показана двухтактная схема класса В выполненная на комплементарных транзисторах, а на рис. 2.12, б выполненная на инжекционно – вольтаических транзисторах. VT1 транзистор $n-p-n$ типа, а VT2 транзистор $p-n-p$ типа. Нагрузка R_H включена в эмиттерную цепь транзисторов, следовательно, они работают в режиме повторителей напряжения (эмиттерные повторители).

а)



б)




Рис. 2.12. Двухтактная схема класса В на КБТ (а) и ИВТ (б).

Особо обратим внимание на использовании двухполярного источника питания с напряжениями $+E_П$ и $-E_П$, равные по абсолютному значению. Поэтому в режиме покоя оба транзистора заперты, поскольку, напряжения на эмиттерных переходах равны нулю. Следовательно, в режиме покоя схема не потребляет энергии от источника питания.

При подаче на вход положительной полуволны $U_ВХ$ открывается транзистор VT1 и через нагрузку протекает ток $I_{Э1}$. Во время отрицательной полуволны открывается транзистор VT2 и ток $I_{Э2}$ протекает через нагрузку в противоположном направлении. Усиление мощности обусловлено только усилением тока. Коэффициент усиления мощности примерно равен отношению эмиттерного и базового токов, т.е. $\beta+1$. Расчеты показывают, что максимальный КПД усилителя составляет $\eta = 78,5 \%$.

К сожалению, усилителям класса В свойственны большие нелинейные искажения. Причиной искажений является нелинейность начального участка на входной ВАХ транзистора. Рассмотрим форму выходного сигнала на передаточной характеристике усилителя (рис. 2.13). Как видим, заштрихованные участки сигнала не усиливаются, т.е. сигнал искажается. Такие искажения будут особенно существенны при малых входных сигналах с амплитудой, сравнимой с напряжением U^* , т.е. $U_{BX} \leq 0,7$ В, когда транзисторы практически закрыты.




Рис. 2.13. Форма выходного сигнала на передаточной характеристике усилителя.

Для устранения нелинейных искажений вводятся смещения на базы транзисторов с помощью схем сдвига уровня.

На рис. 2.14 приведена одна из типовых схем выходного каскада, в которой для обеспечения режима работы класса АВ использованы отдельные схемы смещения на базы транзисторов. Кроме того, в каскаде организована защита транзисторов от перегрузок, например, при замыкании выхода на любую из клемм источников питания.

Рассмотрим назначения элементов приведенной схемы.

Для формирования напряжения, управляющего выходными транзисторами VT1 и VT2 в усилителе используется дополнительный каскад на транзисторе VT3, включенным по схеме с ОЭ. Резистор R создает цепь последовательной ООС по выходному току, что стабилизирует режим работы каскада. Кроме того, VT3 увеличивает коэффициент усиления всего

выходного каскада. Сопротивление R подбирается таким, чтобы потенциал точки А в покое был равен нулю. В силу идентичности диодов VD1 и VD2, транзисторов VT1 и VT2 потенциал точки В (выходное напряжение каскада в режиме покоя) будет также равен нулю.




Рис. 2.14. Схема выходного каскада в режиме класса АВ.

Транзисторы VT1 и VT2 являются плечами двухтактного усилителя тока. В каждый полупериод входного напряжения ток нагрузки формируется своим плечом усилителя. Транзисторы VT4 и VT5 служат для защиты транзисторов VT1 и VT2 от перегрузок. Диоды VD1 и VD2 совместно с ГСТ образуют цепи смещения для обеспечения режима работы класса АВ. Цели смещения служат для задания напряжений эмиттер – база транзисторов VT1 и VT2.

Ток ГСТ I_0 выбирается достаточно малым, чтобы падения напряжения на диодах в отсутствии сигнала были малы и транзисторы VT1 и VT2, а также VT4 и VT5 находились почти в запертом состоянии.

Рассмотрим принцип работы усилительного каскада. Допустим, что на вход VT3 подано положительное напряжение сигнала. Оно вызовет увеличение тока эмиттера и, соответственно, тока коллектора этого транзистора. Тогда потенциал точки С понизится, поскольку величина тока, притекающего к этой точке, остается неизменной и равной ГСТ I_0 , а величина тока, утекающего от нее (ток коллектора VT3) возрастает. Понижение потенциала точки С, соединенной с базой транзистора VT1, приведет к тому,

что VT1 заперется и его ток базы станет равным нулю. Но тогда ток, протекающий через диоды VD1 и VD2, станет равным I_0 и потенциал точки F понизится точно по той же причине, что и в случае точки С. Понижение потенциала точки F (потенциала базы транзистора VT2) вызовет увеличение тока базы транзистора VT2, а значит и тока эмиттера этого транзистора. Из-за наличия ГСТ изменение тока базы, вызванного входным VT2 будет, равно изменению тока коллектора VT3, т.е.

$$\Delta I_{K3} = \Delta I_{B2} . \quad (2.12)$$

Увеличение тока эмиттера транзистора VT2 приведет к появлению тока в нагрузке в направлении стрелки 1. Поскольку транзистор VT1 заперт, то

$$I_H = \Delta I_{E2} . \quad (2.13)$$

Учитывая известные связи между токами электродов транзистора, на основании (2.12) и (2.13), получим

$$I_H = \beta_3(\beta_2 + 1)\Delta I_{B3} ,$$

где β_3 , β_2 – значения коэффициентов передачи тока базы соответствующих транзисторов.

Таким образом, коэффициент усиления каскада по току оказывается равным

$$K_I = \beta_3(\beta_2 + 1) .$$

При подаче на вход отрицательной полуволны U_{BX} откроется транзистор VT1, а транзистор VT2 будет закрыт. Направление входного тока в нагрузке соответствует стрелке 2.

Выходное сопротивление каскада практически равно сопротивлению прямосмещенного эмиттерного перехода транзистора VT2 или VT1, т.е. очень мало.

Защитные функции транзисторов VT4 и VT5 реализуются следующим образом. В нормальном режиме работы они закрыты. При большом сигнале или при случайном коротком замыкании выхода на одну из клемм источников питания один из транзисторов VT4 и VT5 открывается и через открытый защитный транзистор ответвляется часть базового тока VT1 или VT2 и тем самым шунтируется переход эмиттер – база транзисторов VT1 и VT2, чем и предохраняют их от перегрузки.

В усилителях мощности часто в качестве выходных используют схемы составных транзисторов. Эти принципы используются и при проектировании выходных усилителей на ПТ. От устройств на БТ такие схемы отличаются меньшими нелинейными искажениями и большой температурной устойчивостью.

2.3. Структура операционного усилителя

На рис. 2.15 приведена структурная схема трехкаскадного ОУ первого поколения. Она включает в себя входной, согласующий и выходной каскады усиления.




Рис. 2.15. Функциональная схема трехкаскадного ОУ.

Входной каскад ОУ всегда представляет собой дифференциальный усилитель. ДУ, как известно, позволяет максимально уменьшить величину дрейфа нуля усилителя, получить достаточно высокое усиление, обеспечить получение максимально высокого входного сопротивления и максимально подавить синфазные составляющие. Согласующий каскад обеспечивает необходимое усиление и уменьшает напряжение сдвига на выходе дифференциального усилителя до близкого к нулю значения. Согласующий каскад может быть дифференциальным или однотактным усилителем. Выходной каскад должен обеспечивать низкое выходное сопротивление ОУ и достаточную выходную мощность. В качестве выходных каскадов, как правило, используется двухтактная схема на комплементарных транзисторах, работающая в режиме АВ.

На рис. 2.16 приведена упрощенная схема трехкаскадного ОУ.

Входной каскад построен по схеме классического ДУ с резисторной нагрузкой. Он выполнен на транзисторах VT1 и VT2 с ГСТ I_0 на транзисторах VT3 и VT4. Для уменьшения мощности, рассеиваемой в усилителе, резистор смещения R_{CM} ГСТ питается от одного источника питания ОУ. Резисторы $R_{Э1}$ и $R_{Э2}$ образуют местные последовательные ООС по току нагрузки и увеличивают входное сопротивление усилителя.

Согласующий каскад усилителя также выполнен с использованием дифференциального каскада (транзисторы VT5 и VT6 типа $p - n - p$). Использование транзисторов с противоположным типом проводимости позволяет сдвинуть напряжение на выходе входного каскада практически до нуля. Поскольку синфазная составляющая входного сигнала на выходе первого каскада практически отсутствует, то требование ее подавления к второму каскаду не предъявляется. Поэтому ГСТ в эмиттерных цепях транзисторов VT5 и VT6 не используется. Это позволило увеличить токи второго каскада до миллиампер уровней и поднять коэффициент усиления еще в 30 и более раз. Второй каскад имеет несимметричный выход.

Вследствие этого резистор в коллекторной цепи транзистора VT5 отсутствует.

В выходном каскаде усилителя использована схема двухтактного усилителя мощности, работающего в классе АВ. Принцип построения и работы выходного каскада подробно рассмотрены ранее. Схема на рис. 2.16 имеет выводы для подключения двухполярного источника питания, для подключения нагрузки внешней коррекции $U_{КОР}$ и двух входов. Цель внешней коррекции позволяет требуемым образом изменять частотную характеристику усилителя при введении внешних цепей ОС.




Рис. 2.16. Схема трехкаскадного ОУ.

На рис. 2.17 приведена упрощенная схема двухкаскадного ОУ второго поколения типа К544УД1. В нем отсутствует согласующий каскад. Поэтому для получения высокого коэффициента усиления во входном дифференциальном каскаде резисторные нагрузки заменены динамическими. Такое схемотехническое решение стало возможным после освоения технологии изготовления на общей подложке ИС БТ $n-p-n$ и $p-n-p$ типа с идентичными характеристиками. Кроме того, в ДУ вместо БТ используется n -канальные ПТ VT2 и VT5. Они уступают биполярным по усилительным и частотным свойствам, но обеспечивают резкое уменьшение

токов и увеличение входного сопротивления. Динамической нагрузкой является ГСТ на транзисторах VT1, VT3 и VT4. Ток входного ДУ стабилизирован генератором тока на транзисторах VT6 и VT7.




Рис. 2.4. Упрощенная схема двухкаскадного ОУ типа К544УД1.

Выходной каскад образует усилитель на транзисторе VT8, включенном по схеме с ОЭ и охваченным цепью последовательной ООС по току нагрузки, (R_6) и двухтактный усилитель мощности на комплементарных транзисторах VT10 и VT11, работающего в классе АВ. На достаточно высоких частотах каждый каскад вносит фазовый сдвиг. Для некоторой частоты суммарный фазовый сдвиг в ОУ с ООС может стать равным 360° и усилитель потеряет устойчивость. Поэтому частотные свойства выходного каскада корректируют внутренним или внешним конденсатором $C_{КОП}$, шунтирующим коллекторный переход транзистора VT8.

В настоящее время серийно выпускаемые ОУ выполняются как по двух-, так и трехкаскадным схемам.

2.4. Основные параметры и характеристики ОУ

Входным каскадом ОУ является ДУ. Поэтому ОУ характеризуется теми же параметрами, что и ДУ. Эти параметры были подробно рассмотрены в параграфе 1.10. К их числу относятся: коэффициент усиления K_U , коэффициент ослабления (подавления) синфазных помех $K_{ОСФ}$, напряжение смещения $U_{СМ}$ и его температурная чувствительность ϵ_U , средний входной ток $I_{ВХ,СР}$, ток смещения $\Delta I_{ВХ}$. Кроме того, указываются напряжение питания $E_{П}$, потребляемый ток $I_{Пот}$ и мощность $P_{Пот}$, максимальные входные и выходные напряжения, максимальный выходной ток и некоторые другие.

Входное и выходное сопротивления не всегда включают в число основных параметров, но их можно оценить по значениям входного и выходного токов.

Быстродействие ОУ характеризуется скоростью нарастания выходного напряжения $\mathcal{G}_{U_{вых}}$ или частотой единичного усиления f_1 – частота, при которой коэффициент усиления по напряжению становится равным единице: $K_U(f_1) = 1$.

В таблице 2.1 для сравнения приводятся некоторые параметры типичных представителей ОУ разных поколений.

таблица 2.1.

Параметры ОУ

Поколения ОУ	K_U , тысяча	$I_{ВХ}$, нА	f_1 , МГц	$\mathcal{G}_{U_{вых}}$, В/мкс	$U_{СМ}$, В	$\Delta U_{СМ}/\Delta T$, мкВ/°С
1-ое (К140УД1)	8	7000	8	0,4	7	20
2-ое (К140УД7)	45	220	0,8	0,3	4,5	50
3-ое (К140УД6)	60	33	1	2,5	5	20
4-ое (К140УД5 и К154УД21)	125 1000	100 1,1	0,3 1,0	0,005 1,5	2 0,07	10 0,0005

Одними из важнейших характеристик ОУ являются амплитудные (передаточные) характеристики (АХ), т.е. зависимости $U_{ВЫХ} = f(U_{ВХ})$ при заданной частоте входного сигнала (рис. 2.18). При подаче сигнала на неинвертирующий вход АХ имеет вид кривой АВ, а при подаче сигнала на инвертирующий вход – вид кривой СД. При $U_{ВХ} = 0$ АХ идеального ОУ проходит через начало координат. На практике ко входам ОУ прикладывается напряжение смещения $U_{СМ}$. Передаточные характеристики имеют наклонный и горизонтальные участки. Рабочими являются наклонные участки характеристик, угол наклона которых определяется значением K_U . При $U_{ВХ} \geq (U_{ВЫХ, max} / K_U) \pm U_{СМ}$ (плюс для инвертирующего входа) выходное напряжение остается постоянным. Напряжение $U_{ВЫХ, max}$ всегда чуть меньше напряжения питания $E_{П}$. Ширина линейного участка АХ определяется динамическим диапазоном входного каскада и не превышает $\pm \phi_T$.




Рис. 2.18. Амплитудная (передаточная) характеристика ОУ.

Частотные свойства ОУ отображаются на амплитудно – частотных характеристиках (АЧХ). Поэтому при построении АЧХ ОУ величина K_U приводится в дБ, а частота откладывается по горизонтальной оси в логарифмическом масштабе (рис. 2.19).




Рис. 2.19. ЛАЧХ ОУ с одним каскадом усиления.

Коэффициент усиления K_U зависит от частоты входного сигнала. Приводимые в справочниках коэффициенты усиления ОУ справедливы при подаче на вход синусоидального колебания с некоторой средней частотой, лежащей в пределах $\Delta f = f_B - f_H$. На нижней f_H и высшей f_B граничных частотах усиление снижается до определенного уровня. Если эти уровни специально не оговариваются, то обычно предполагают, что при f_H и f_B усиление снижается в $\sqrt{2}$ раз (на 3 дБ).

Чтобы определить частотные свойства ОУ его коэффициент усиления представляют комплексной величиной вида

$$\dot{K}(j\omega) = K(\omega)e^{j\varphi(\omega)} .$$

Здесь модуль $K(\omega)$ характеризует отношение амплитуды выходного сигнала усилителя к амплитуде входного, аргумент $\varphi(\omega)$ – сдвиг по фазе колебаний на выходе усилителя относительно фазы входных колебаний. Зависимость от частоты модуля $K(\omega)$ называется *амплитудно – частотной характеристикой* (АЧХ), а аргумента $\varphi(\omega)$ – *фазо – частотной характеристикой* (ФЧХ). Введение комплексной величины тока и напряжения сильно упрощает все вычисления.

Для анализа частотных свойств каждый усилительный каскад ОУ заменяют его эквивалентной RC – цепью (рис. 2.20). Эквивалентными называются цепи, на выходах которых получаются одинаковые напряжения при действии на их входах одинаковых ЭДС.




Рис. 2.20. Эквивалентная схема ОУ.

Если на входе действует гармоническая ЭДС, комплексная амплитуда которой $\dot{U}_1 = U_1 e^{j\omega t}$, то на выходе появляется напряжение, комплексная амплитуда которого $\dot{U}_2 = U_2 e^{j\omega t}$. В общем случае $U_1 \neq U_2$ и $\varphi_1 \neq \varphi_2$ ($\varphi = \omega t$).

Величину

$$\dot{K}(j\omega) = \dot{U}_2 / \dot{U}_1$$

называют комплексным коэффициентом усиления.

На практике обычно рассматривают порознь частотную характеристику цепи

$$K(\omega) = U_2 / U_1$$

и ее фазовую характеристику

$$\psi(\omega) = \varphi_2 - \varphi_1 .$$

Здесь $\psi(\omega)$ – изменение фазы сигнала частоты ω , проходящего через цепь.

Комплексная амплитуда тока, протекающего в RC – цепи, связана с комплексной амплитудой напряжения соотношением $\dot{i} = \dot{U}_1 / \dot{Z}$. Величина \dot{Z} имеет смысл сопротивления цепи. Для RC – цепи $\dot{Z} = R - (1/j\omega C)$, где $-(1/j\omega C)$ – комплексное сопротивление конденсатора. Отсюда комплексная амплитуда напряжения на емкости (на выходе цепи)

$$\dot{U}_c = U_2 = \frac{\dot{i}}{j\omega C} = \frac{\dot{U}_1}{1 + j\omega RC}$$

Следовательно, $K(\omega) = \frac{1}{1 + j\omega RC}$

Отсюда уравнение амплитудно – частотной характеристики цепи (модуль):

$$K(\omega) = \frac{1}{\sqrt{1 + \omega^2 R^2 C^2}} = \frac{1}{(1 + \omega RC)^2} \quad (2.14)$$

и уравнение фазовой характеристики:

$$\psi = -\arctg \omega RC \quad (2.15)$$

Последнее равенство справедливо в случае, если $\psi = \pi/2$. При включении гармонической ЭДС на вход RC – цепи величина тока (напряжения) уменьшается по экспоненциальному закону с постоянной времени $\tau = RC$.

Обозначим через τ_B постоянную времени, при которой коэффициент усиления уменьшается в $\sqrt{2}$ раз (на 3 дБ) по сравнению с его низкочастотным значением. Учитывая, что $\tau_B = 1/\omega_B = 2\pi f_B$, перепишем (2.14) в виде:

$$K_{\omega} = \frac{1}{\sqrt{1 - (f/f_B)^2}}$$

Частоту f_B называют *предельной частотой коэффициента усиления*.

В итоге в области частот $f > f_B$ частотную зависимость модуля коэффициента усиления ОУ по напряжению запишем в виде:

$$K_{\omega} = \frac{K_{U0}}{\sqrt{1 - (f/f_B)^2}} \quad (2.15)$$

где K_{U0} – коэффициент усиления при $f < f_B$.

В тех случаях, когда изменения K_U и f велики, применяют логарифмическую единицу измерения K_U – децибел:

$$D(\text{дБ}) = 20 \lg(U_{\text{вых}} / U_{\text{вх}}) .$$

Кроме того, логарифмический масштаб удобен для графического представления частотных характеристик, так как позволяет производить их сложение. Такую АЧХ называют логарифмической АЧХ (ЛАЧХ).

Прологарифмировав (2.3), получим выражение ЛАЧХ для ОУ с одним каскадом усиления:

$$K_U(\text{дБ}) = 20 \lg K_{U0} - 20 \lg \sqrt{1 + (f/f_B)^2} . \quad (2.17)$$

График ЛАЧХ приведен на рис. 2.21.

При частотах $f < f_B$ ЛАЧХ представляет собой прямую линию, параллельную оси частот. С повышением частоты K_U начнет уменьшаться за счет влияния второго члена в правой части (2.17). С некоторым приближением можно считать, что при $f > f_B$ спад K_U происходит со скоростью 20 дБ/декада, т.е. возрастание частоты в 10 раз приводит к уменьшению K_U на 20 дБ. Действительно, при $f \gg f_B$ можно упростить подкоренное выражение в правой части (2.17). При этом получим

$$K_U(\text{дБ}) = 20 \lg K_{U0} - 20 \lg(f/f_B) .$$

Таким образом, ЛАЧХ в области высоких частот ($f > f_B$) представляется прямой линией с наклоном к оси частот 20 дБ/декада. Точка пересечения ЛАЧХ с осью частот соответствует частоте f_i , при которой коэффициент усиления по напряжению равен единице: $K_U(f_i) = 1$. Спад K_U иногда представляется в дБ/октава. Октавой называется изменение частоты в 2 раза. Такая скорость спада характерна для простых фильтров нижних частот и для скорректированного ОУ.

В многокаскадном усилителе эти характеристики могут быть построены путем алгебраического суммирования характеристик каждого каскада. При этом каждая ЛАЧХ многокаскадного усилителя представляет собой отрезки прямых линий с наклоном $n \cdot 20$ дБ/декада, где $n=1$ для первого каскада, $n=2$ для второго каскада и т.д. Очевидно, что в различных каскадах из-за неодинаковости свойств приборов и разной глубины местной ООС постоянные времени τ_B будут различны. Различными будут и частоты f_i .

На рис. 2.21 приведена построенная таким образом ЛАЧХ и ФЧХ трехкаскадного ОУ.

Для $f < f_{B1}$ коэффициент усиления постоянен. Далее он уменьшается со скоростью 20 дБ на декаду. На участке $f_{B2} - f_{B3}$ скорость спада удваивается, а далее составляет 60 дБ/декада.

На частотах $f > f_{B1}$ каждый каскад вносит фазовый сдвиг около 90° , и поэтому ФЧХ усилителя аппроксимируется ломаной, имеющей скачки фазы на частотах f_{B1}, f_{B2} и f_{B3} .




Рис. 2.21. ЛАЧХ и ФЧХ трехкаскадного ОУ.

Если ОУ охвачен ООС, то для некоторой частоты суммарный фазовый сдвиг может стать равным 360° . Если при этом произведение коэффициента усиления на коэффициент ОС станет больше единицы, то схема потеряет устойчивость. Это означает, что ООС перейдет в ПОС и усилитель из режима усиления перейдет в режим генерации.

На рис. 2.21, а точка А на ФЧХ, соответствующая $\psi = -180^\circ$, определяет предел устойчивости на уровне $K = 50 \text{ dB}$. В точке А ОУ с ООС будет устойчивым, и необходимо использовать частотную коррекцию. Усилитель устойчив к самовозбуждению только при сдвиге меньше -180° .

Идеальным по устойчивости является однокаскадный ОУ с равномерным спадом со скоростью 20 dB/декада , но он обладает недостаточным усилением.

Для обеспечения устойчивой работы в ОУ вводят дополнительную внешнюю или внутреннюю цепи коррекции, формирующие наклон его ЛАЧХ -- 20 dB/декада во всем диапазоне частот, пока $K(f) > 1$. Такая коррекция обычно сужает полосу пропускания усилителя. Для коррекции

ЛАЧХ двухкаскадного усилителя в его схему вводится один корректирующий конденсатор $C_{кор}$ (см. рис. 2.21). Для коррекции трехкаскадных ОУ используются внешние RC – цепи, для чего в схемах ОУ предусмотрены дополнительные выводы.

Контрольные вопросы

1. Что называется ОУ?
2. Каковы основные функциональные узлы ОУ?
3. Какими параметрами характеризуются реальные ДК? Что такое синфазные и паразитные составляющие входного сигнала?
4. Для каких целей используются эмиттерные повторители, как соотносятся их входное и выходное сопротивления?
5. Как реализуются схемы сдвига уровней в многокаскадных усилителях?
6. Опишите схемы, принцип действия, режимы и основные характеристики выходных усилительных каскадов.
7. Опишите принцип работы и характеристики ГСТ на биполярных и полевых транзисторах.
8. Дайте определение идеального ОУ.
9. Приведите схемы включения ОУ.
10. Какие требования предъявляются к параметрам «идеального» ОУ?
11. Перечислите основные параметры и характеристики ОУ.
12. Почему ОУ не могут работать без коррекции частотной характеристики?
13. Поясните смысл параметра напряжение сдвига (смещения) ОУ.
14. Поясните физический смысл параметров средний входной ток и разность входных токов ОУ. При каких входных сигналах они измеряются?
15. Поясните физический смысл параметра скорость нарастания выходного напряжения. Можно ли его определить, зная АЧХ ОУ? Если нет, то почему?

3.1. Общие сведения

Непосредственно ОУ невозможно использовать для усиления сигнала. Первая причина – небольшой динамический диапазон; вторая причина – коэффициент усиления изменяется от экземпляра к экземпляру ОУ в широких пределах и к тому же очень сильно зависит от условий работы, в первую очередь от температуры среды. Влияние этих причин удастся устранить путем добавления в ОУ внешних цепей ОС. ОУ имеет два входа – инвертирующий и неинвертирующий. Использование инвертирующего входа позволяет осуществлять ООС выхода со входом, использование неинвертирующего входа – ПОС. Меняя характер и структуру ОС, можно придать ОУ свойства самых различных функциональных устройств: высокостабильного усилителя напряжения или тока, генератора различных форм колебаний, интегратора, дифференциатора, сумматора, сравнивающего устройства, триггера и т.д. В простейшем случае цепь ОС представляет собой резистивный делитель напряжения. При этом схема с ОУ работает как линейный преобразователь. Если в качестве цепи ОС применяется различного рода RC – цепи, то образуются активные фильтры, либо устройства, выполняющие математические преобразования. Наконец, включение в цепь ОС ОУ диодов и транзисторов позволяет реализовать нелинейные преобразования сигналов. В настоящее время имеется несколько сот типовых схем использования ОУ. Эта функциональная универсальность ОУ делает его основным базовым устройством аналоговой интегральной схемотехники.

Для уяснения принципа действия схем на ОУ и их приближенного анализа вводится понятие идеального ОУ. *Идеальным* называется ОУ, который имеет следующие свойства:

- а) бесконечно большой дифференциальный коэффициент усиления по напряжению $K_{U0} = \infty$ (в реальных ОУ от 1 тыс. до 100 млн.);
- б) нулевое напряжение смещение нуля $U_{см}$, т.е. при равенстве входных напряжений на обоих входах выходное напряжение равно нулю (у реальных ОУ $U_{см}$, приведенное ко входу, находится в пределах от 5 мкВ до 50 мВ);
- в) нулевые входные токи (в реальных ОУ от сотых долей пА до единиц мкА);
- г) нулевое выходное сопротивление (у реальных маломощных ОУ от десятков Ом до единиц кОм);
- д) коэффициент усиления синфазного сигнала равен нулю;
- е) потенциалы входов ОУ всегда равны друг другу. Оно вытекает из свойства а), согласно которому разность сигналов на входе $U_2 - U_1 \rightarrow 0$,

т.е. независимо от величины сигналов на входах $U' = U''$. Величину U_0 называют виртуальным нулем.

Нижеприведенные формулы и их доказательства, полученные в предположении, что ОУ идеален, хорошо подтверждаются на практике.

3.2. Включение ОУ в безинерционные резистивные (линейные) цепи ОС

Инвертирующий усилитель. Так как входным каскадом ОУ является ДУ, то весь ОУ обладает высокой стабильностью нуля, но коэффициент усиления его оказывается температурно зависимым. Этот недостаток может быть устранен применением ООС.

Принципиальная схема высокостабильного инвертирующего усилителя приведена на рис. 3.1.




Рис. 3.1. Высокостабильный инвертирующий усилитель.

Здесь резисторы R_1 и R_{OC} образуют цепь параллельной ООС по напряжению. Обозначим мгновенное значение напряжения на инвертирующем входе А ОУ через U_A . Очевидно, что $U_1 = -(1/K_{У0})U_{BВЫХ}$, где $K_{У0}$ – коэффициент усиления по напряжению ОУ без ООС. Используя правила Кирхгофа, можно написать $I_1 + I_2 - I_{BX} = 0$,

$$I_1 = \frac{U_{BВ} - U_A}{R_1} = \frac{U_{BВ} - \frac{1}{K_{У0}} U_{BВЫХ}}{R_1}, \quad I_2 = \frac{U_{BВЫХ} - U_A}{R_{OC}} = \frac{\left(1 + \frac{1}{K_{У0}}\right) U_{BВЫХ}}{R_{OC}},$$

$$I_{BX} = \frac{U_A}{R_{BX}} = \frac{1}{K_{У0}} \frac{U_{BВЫХ}}{R_{BX}}$$

Отсюда,

$$U_{\text{вых}} = - \frac{U_{\text{вх}}}{R_1 \left[\frac{1}{K_{\text{УО}} R_1} + \frac{1}{R_{\text{ОС}}} \left(1 + \frac{1}{K_{\text{УО}}} \right) - \frac{1}{K_{\text{УО}} R_{\text{ВХ}}} \right]} \quad (3.1)$$

Знак «минус» в формуле означает, что фаза выходного напряжения отличается от входного (инвертируется) на 180° .

Рассчитаем коэффициент усиления $K_{\text{У}}$ этого устройства, выполненного на основе ОУ типа К140УД7 ($K_{\text{УО}} = 45000$, $I_{\text{ВХ}} = 220$ нА). Пусть $R_{\text{ОС}} = 100$ кОм, $R_1 = 1$ кОм. Входное сопротивление этого ОУ $R_{\text{ВХ}} = U_{\text{А}} / I_{\text{ВХ}}$. При $E_{\text{П}} = 5$ В выходное напряжение $U_{\text{ВЫХ}} \leq 5$ В. Отсюда $U_{\text{А}} = U_{\text{ВЫХ}} / K_{\text{УО}} = 0,11 \cdot 10^{-3}$ В, а $R_{\text{ВХ}} = 0,5 \cdot 10^3$ Ом. Отсюда, согласно (10.1) коэффициент усиления устройства равен

$$K_{\text{У}} = \frac{U_{\text{ВЫХ}}}{U_{\text{ВХ}}} = -100,2$$

Рассчитаем теперь коэффициент усиления устройства, используя свойства идеального ОУ. Как и прежде, по правилам Кирхгофа $I_1 + I_2 - I_{\text{ВХ}} = 0$.

Согласно свойству в) идеального ОУ входной ток $I_{\text{ВХ}} = 0$, а согласно свойству е) потенциал точки А равен нулю, поскольку равен нулю потенциал неинвертирующего входа, подключенного к общей шине. Отсюда

$$I_1 = \frac{U_{\text{ВХ}}}{R_1}, \quad I_2 = \frac{U_{\text{ВЫХ}}}{R_{\text{ОС}}}$$

$$\text{Следовательно } K_{\text{У}} = \frac{U_{\text{ВЫХ}}}{U_{\text{ВХ}}} = - \frac{R_{\text{ОС}}}{R_1} \quad (3.2)$$

При тех же значениях R_1 и $R_{\text{ОС}}$ коэффициент усиления устройства равен $K_{\text{У}} = -100$.

Отсюда следует очень важный вывод: погрешность, возникающая при использовании точных и приближенных выражений, в которых ОУ является идеальным, очень мала. Следовательно, даже при не очень больших значениях собственного коэффициента усиления ОУ приближенное выражение дают приемлемую точность вычислений.

Входное сопротивление усилителя практически равно сопротивлению резистора R_1 и, как правило, невелико. Преимущества этой схемы – более низкое выходное сопротивление по сравнению с ОУ без ООС.

Выходное сопротивление инвертирующего усилителя при $F > 10$ определяется следующим выражением:

$$R_{\text{ВЫХ}} = \frac{R_{\text{ВЫХ ОС}}}{F} = \frac{R_{\text{МАХ ОС}} \cdot K_U}{K_{U0}} \quad (3.3)$$

Из выражения (3.2) следует, что коэффициент усиления устройства совершенно стабилен и определяется лишь значением, отношения сопротивления ОС R_{OC} к добавочному сопротивлению R_1 . Но достигается это за счет резкого уменьшения коэффициента усиления ОУ ($R_{OC} / R_1 \ll K_U$). Отношение сопротивлений задает масштаб усиления. Поэтому такой усилитель получил название *инвертирующего масштабного усилителя*.

Легко показать, что помимо стабилизации коэффициентов усиления ООС в несколько тысяч раз расширяет динамический диапазон усилителя. Например, в ОУ типа К140УД7 максимальный входной сигнал не превышает десятых долей мВ, а при заданной ООС он составляет десятки вольт. В дальнейшем для расчета устройств на ОУ мы будем пользоваться приближенными выражениями, следующих из свойств идеального ОУ.

Неинвертирующий усилитель. Принципиальная схема неинвертирующего усилителя приведена на рис. 3.2. Входной сигнал поступает на неинвертирующий вход ОУ, а на инвертирующий вход подается сигнал ОС. Нетрудно показать, что такая ОС является последовательной ООС по напряжению.




Рис. 3.2. Неинвертирующий усилитель.

Для идеального ОУ входной ток $I_{ВХ} = 0$, поэтому потенциал инвертирующего входа $U' = U_{\text{ВЫХ}} R_1 / (R_1 + R_{OC})$. С другой стороны, для идеального ОУ потенциалы входов равны друг другу $U' = U''$. Следовательно $U_{\text{ВХ}} = U_{\text{ВЫХ}} R_1 / (R_1 + R_{OC})$, откуда коэффициент усиления неинвертирующего усилителя равен

$$K_U = 1 + \frac{R_{OC}}{R_1} \quad (3.4)$$

При достаточно глубокой ООС (при $F > 10$) выражение (3.4) справедливо с погрешностью не более 4 %. Обычно $R_{OC} + R_1 = 50 \text{ кОм} + 1 \text{ Мом}$.

Входное сопротивление неинвертирующего усилителя определяется значительным входным сопротивлением ОУ и глубокой ООС и составляет единицы или десятки ГОм. Для расчета выходного сопротивления неинвертирующего усилителя можно использовать формулу (3.3).

Неинвертирующее включение ОУ используется в тех случаях, когда необходимо согласовать источник сигнала, обладающий высоким внутренним сопротивлением, с устройством обработки сигнала, имеющим низкое входное сопротивление. При этом будет сохраняться фаза сигнала.

При увеличении глубины ООС ($R_{OC} \rightarrow 0$, $R_1 \rightarrow \infty$) коэффициент усиления K_U будет уменьшаться и станет равным единице $K_U = 1$.

Такой усилитель называют повторителем напряжения. Схема повторителя приведена на рис. 3.3. В повторителе реализуется максимальное входное и минимальное выходное сопротивления. Повторитель на ОУ, как и любой другой повторитель (эмиттерный или истоковый), используется как согласующий каскад.




Рис. 3.3. Повторитель напряжения.

Сумматор инвертирующий. Сумматор предназначен для формирования напряжения, равного усиленной алгебраической сумме нескольких входных сигналов, т.е. выполняет математическую операцию суммирования. При этом входной сигнал инвертируется. В качестве примера на рис. 10.4 приведена схема трехвходового инвертирующего сумматора.

Считая ОУ идеальным ($I_{BX} = 0$, $U = U''$), получим для инвертирующего входа согласно первому закону Кирхгофа

$$I_1 + I_2 + I_3 + I_{OC} = 0 \quad , \quad \frac{U_1}{R_1} + \frac{U_2}{R_2} + \frac{U_3}{R_3} = -\frac{U_{ВЫХ}}{R_{OC}} \quad ,$$

откуда выходное напряжение равно

$$U_{\text{ВЫХ}} = -\frac{R_{OC}}{R_1} U_1 - \frac{R_{OC}}{R_2} U_2 - \frac{R_{OC}}{R_3} U_3, \quad (3.5)$$

т.е. сигнал на выходе равен инверсии от алгебраической суммы входных сигналов, взятых со своими масштабными коэффициентами.




Рис. 3.4. Схема трехвходового инвертирующего сумматора.

В частном случае при $R_1=R_2=R_3=R_{OC}=R$

$$U_{\text{ВЫХ}} = -(U_1 + U_2 + U_3) .$$

Выражение (3.5) справедливо для любого числа входных сигналов произвольного вида.

Сумматор неинвертирующий с усилением. Схема данного устройства с тремя входами приведена на рис. 3.5. Входные сигналы подаются на неинвертирующий, а сигнал ОС через R_{OC} на инвертирующий вход. Согласно первому закону Кирхгофа $I_1 + I_2 + I_3 = 0$, т.к. в идеальном ОУ $I_{\text{ВХ}} = 0$.

Следовательно,

$$\frac{U_1 - U'}{R} + \frac{U_2 - U'}{R} + \frac{U_3 - U'}{R} = 0 .$$

Потенциал входа U' найдем из условия, что в идеальном ОУ потенциалы входов равны, т.е.

$$U' = U'' = \frac{U_{\text{ВЫХ}} \cdot R_1}{R_{OC} + R_1} .$$




Рис. 3.5. Сумматор неинвертирующий с усилением.

Отсюда $U_{\text{ВЫХ}} = K(U_1 + U_2 + U_3)$,

где $K = \frac{1 + R_{\text{OC}}/R_1}{3}$ для трехвходового сумматора и

$K = \frac{1 + R_{\text{OC}}/R_1}{n}$ для сумматора с n входами.

Вычитатель – усилитель. Схема устройства, позволяющая получить на выходе усиленную разность двух входных напряжений, показана на рис. 3.6.

Согласно первому закону Кирхгофа $I_1 + I_0 = 0$, т.к. в идеальном ОУ $I_{\text{ВХ}} = 0$.

$$I_1 = \frac{U_1 - U'}{R}; \quad I_0 = \frac{U_{\text{ВЫХ}} - U''}{KR}.$$

В идеальном ОУ потенциалы входов равны $U' = U''$. Потенциал неинвертирующего входа равен

$$U'' = \frac{U_2 \cdot KR}{R + KR}.$$

Отсюда $\frac{U_1 - U''}{R} = \frac{U'' - U_{\text{ВЫХ}}}{KR}$ или $KU_1 - U''(K+1) = -U_{\text{ВЫХ}}$.

Окончательно $U_{\text{ВЫХ}} = K(U_2 - U_1)$.




Рис. 3.6. Схема вычитателя – усилителя.

Прецизионный аттенуатор. Аттенуатор (ослабитель) служит для уменьшения напряжения в заданное число раз. Применяется главным образом в высокочастотной измерительной аппаратуре, например, в генераторах стандартных сигналов и компараторах. Принципиальная схема прецизионного (сверхточного) аттенуатора представлена на рис. 3.7.




Рис. 3.7. Прецизионный аттенуатор.

В идеальном случае $U' = U''$. Поэтому

$$U_{\text{вх}} \frac{R_2}{R_1 + R_2} = U_{\text{вых}} \quad \text{или} \quad U_{\text{вых}} = U_{\text{вх}} \frac{1}{1 + R_1 / R_2}$$

3.3. Включение ОУ в инерционные линейные цепи ОС

В импульсных устройствах задающий генератор часто вырабатывает импульсы прямоугольной формы определенной длительности и амплитуды. Для правильного функционирования различных элементов в общем случае требуются импульсы отличной от прямоугольной формы, имеющие заданные длительность и амплитуду.

Преобразование импульсов задающего генератора можно осуществлять с помощью четырехполюсников, которые могут быть пассивными и активными. Применяя различные виды четырехполюсников можно осуществлять такие преобразования, как дифференцирование, интегрирование, укорочения импульсов, изменение амплитуды и полярности и др. Операции дифференцирования и интегрирования выполняются соответственно дифференцирующими и интегрирующими цепями.

Пассивные интегрирующие и дифференцирующие цепи имеют следующие недостатки: обе математические операции реализуются с погрешностями. Для коррекции погрешностей необходимо вводить корректирующие звенья, которые сильно снижают амплитуду выходного импульса.

Этих недостатков лишены активные дифференцирующие и интегрирующие устройства на основе ОУ, к рассмотрению которых мы и переходим.

Дифференциатор. Схема простейшего дифференциатора выполненного на ОУ, приведена на рис. 3.8. Данная схема является инвертирующим усилителем, в цепь ОС которого включено RC звено. Согласно первому закону Кирхгофа $I_1 + I_2 = 0$. Так как $U' = U'' = 0$, то мгновенное значение заряда конденсатора $Q(t) = CU_{\text{вх}}$, а ток $I_1 = dQ / dt = C(dU_{\text{вх}} / dt)$. В свою очередь, ток $I_2 = U_{\text{вых}}(t) / R_{\text{ос}}$.

$$\text{Отсюда } C \frac{dU_{\text{вх}}}{dt} + \frac{U_{\text{вых}}}{R_{\text{ос}}} = 0 \quad \text{или} \quad U_{\text{вых}}(t) = -R_{\text{ос}} C \frac{dU_{\text{вх}}}{dt}$$

Таким образом, данное устройство выполняет операцию дифференцирования входного напряжения - умножения его на коэффициент пропорциональности, равный постоянному времени $\tau = R_{\text{ос}} C$. Форма выходного напряжения при подаче на вход прямоугольного импульса приведена на рис. 3.9.




Рис. 3.8. Дифференциатор.




Рис. 3.9. Временная диаграмма выходного напряжения дифференциатора.

Длительность импульсов на выходе определяется как $\tau_H \approx (3 \div 4) \tau = (3 \div 4) R_{OC} \cdot C$.

В общем случае форма выходного напряжения зависит от соотношения τ_H и τ . В момент времени t_1 входное напряжение приложено к резистору R_{OC} , так как напряжение на конденсаторе скачком измениться не может. Затем напряжение на конденсаторе возрастает по экспоненциальному закону, а напряжение на резисторе, т.е. выходное напряжение, по экспоненциальному закону и становится равным нулю в момент t_2 , когда зарядка конденсатора закончится. Когда входное напряжение становится равным нулю, конденсатор начинает разряжаться через резистор. Таким образом формируется импульс обратной полярности.

Интегратор. Схема простейшего интегратора на ОУ приведена на рис. 3.10. Данная схема является инвертирующим усилителем, в цепь ОС которого включен конденсатор C .

По прежнему $I_{BX} = 0$, $U' = U'' = 0$.

$$I_1 + I_2 = 0.$$

$$I_2 = dQ/dt = C(dU_{BВХ} / dt); \quad I_1 = U_{ВХ}(t) / R.$$

$$C \frac{dU_{BВХ}}{dt} = -\frac{U_{ВХ}}{R}. \quad \text{Отсюда } U_{BВХ} = -\frac{1}{RC} \int U_{ВХ} dt.$$




Рис. 3.10. Интегратор.

Таким образом, ОУ изменяет фазу входного сигнала на выходе на угол π , а выходное напряжение есть произведение определенного интеграла от входного напряжения по времени на коэффициент $1/\tau = 1/RC$.

Временная диаграмма выходного напряжения при подаче на вход интегратора последовательности прямоугольных импульсов с длительностью τ_H показана на рис. 3.11.




Рис. 3.11. Временная диаграмма выходного напряжения интегратора.

Активные фильтры. В электронике часто оказывается необходимым выделить сигнал заданной частоты из всей совокупности информационных и паразитных сигналов, поступающих на вход устройства. Для этой цели служат различные частотно – избирательные схемы, которые принято называть *фильтрами*.

Частоты колебаний, пропускаемых фильтром без заметного ослабления, образуют *полосу пропускания (полосу прозрачности)* фильтра. Полоса пропускания является основным параметром фильтра. Как и в усилителях, она определяется по уровню падения коэффициента передачи $K(f)$ в $\sqrt{2}$ раз (на 3 дБ). Частоты колебаний, подавляемых фильтром, образуют *полосу непрозрачности*. Частота, отделяющая полосу пропускания от полосы непрозрачности, называется *граничной частотой* или *частотой среза* f_{CP} .

В зависимости от расположения полосы пропускания на шкале частот фильтры делятся на:

- *фильтры нижних частот*, пропускающие колебания с частотой от нуля до f_{CP} и ослабляющие колебания более высоких частот;
- *фильтры высоких частот*, пропускающие колебания с частотой выше f_{CP} и ослабляющие колебания менее высоких частот;
- *полосовые фильтры*, пропускающие колебания в некоторой полосе частот от f_1 до f_2 и ослабляющие колебания с частотами, выходящими за пределы этой полосы;
- *режекторные (заградительные) фильтры*, не пропускающие колебания в узком диапазоне частот от f_1 до f_2 .

Типовые ЛАЧХ перечисленных фильтров приведены на рис. 3.12.

Основой любого фильтра является RC – или LC – цепь, которая представляет собой пассивную часть всего электронного устройства, т.е. является пассивным фильтром. Именно пассивный фильтр выделяет сигналы заданных частот из всего их спектра, а остальная часть электронного устройства производит аналоговую операцию по усилению или генерации этого сигнала.

Простейший пассивный фильтр нижних частот (ФНЧ) представляет собой однозвенную RC – цепь (рис. 2.6). Следовательно, ЛАЧХ фильтра подобна ЛАЧХ усилительного каскада (рис. 2.7) с заменой коэффициента усиления K_U на коэффициент передачи $K(f)$. Однозвенную RC – цепь называют фильтром первого порядка. Он характеризуется скоростью спада ЛАЧХ 20 дБ/дек. Для получения фильтра с большей скоростью спада (лучшей избирательностью) используют последовательное включение нескольких RC – цепей. В двухзвенном фильтре (фильтр второго порядка) скорость спада ЛАЧХ составляет 40 дБ/дек, в трехзвенном фильтре (фильтр третьего порядка) – 60 дБ/дек. На каждый порядок фильтра приходится один конденсатор. Однако, самостоятельное применение пассивных многозвенных фильтров ограничено большими потерями сигнала в нем. Кроме того, пассивным фильтрам присущи большая масса и объем особенно при работе в низкочастотной области.




Рис. 3.12. ЛАЧХ фильтров низкой (а), высокой (б) частот, полосового (в) и режекторного (г) фильтров.

Активные фильтры или *избирательные усилители* содержат как пассивные (в основном резисторы и конденсаторы), так и активные (обычно ОУ) элементы. Активные фильтры в отличие от пассивных усиливают полезный сигнал, имеют малую массу и объем, изготавливаются методами интегральной технологии, легки в настройке в том числе и при каскадных включениях. Активные фильтры имеют и недостатки: они потребляют энергию от источников питания и не могут быть использованы на частотах свыше десятков МГц (что в основном определяется предельной частотой f_i ОУ).


На рис. 3.13, а приведена принципиальная схема активного RC-фильтра низкой частоты (ФНЧ) второго порядка на основе неинвертирующего ОУ. Найдем коэффициент передачи фильтра при подаче на вход синусоидального сигнала. Поскольку все элементы схемы линейны,

а токи и напряжения меняются синусоидально, то представим все напряжения и токи в виде комплексных чисел.

Считая ОУ идеальным ($I_{BX} = 0$, $\dot{U}' = \dot{U}''$), получим для неинвертирующего входа согласно первому закону Кирхгофа $\dot{I}_1 = \dot{I}_2 + \dot{I}_0$. Здесь

$$I_1 = \frac{U_{BX} - \dot{U}_1}{R_1}, \quad I_2 = \frac{\dot{U}_1 - \dot{U}'}{R_2}, \quad I_0 = (U_1 - \dot{U}_{вых})j\omega C_1.$$

а)



б)




Рис. 3.13. Схема активного RC (а) и полосового фильтра (б).

Учитывая, что $\frac{U_1 - U^0}{R_2} = U^0 j\omega C_2$, получим, что коэффициент передачи схемы равен

$$K(p) = \frac{U_{\text{вых}}}{U_{\text{вх}}} = \frac{1}{p^2 + p \frac{C_2(R_1 + R_2)}{R_1 R_2 C_1 C_2} + \frac{1}{R_1 R_2 C_1 C_2}} \quad (3.6)$$

Здесь $p = j\omega$. Порядок фильтра определяется максимальной степенью p в данном выражении. При построении таких фильтров обычно выбирают $C_1 = C_2 = C$, а $R_1 = R_2 = R$. Тогда выражение (3.6) запишется в виде

$$K(p) = \frac{1}{(1 + p\tau)^2}$$

где $\tau = RC$. Изменяя в данном устройстве значение τ , можно менять ширину его полосы пропускания. При этом коэффициент передачи в полосе пропускания будет постоянным и равным $K_{У0}$ (рис. 10.14), поскольку сопротивление емкостей велики и они не оказывают влияние на работу ФНЧ.




Рис. 3.14. ЛАЧХ ФНЧ второго порядка.

Полоса пропускания этого фильтра $\Delta f = 0 \div f_B$, где величина $f_B = 1/2\pi RC$. Частоту f_B называют частотой среза f_{cp} . При сигнале, частота которого превышает f_B , часть входного сигнала шунтируется уменьшенным сопротивлением конденсатора C_1 . При очень больших частотах ($f \geq 10 f_B$) сигналы не проходят на выход ОУ, полностью шунтируясь минимальным сопротивлением конденсатора C_2 .

Схема простого полосового активного фильтра показана на рис. 3.13, б. Обозначим импеданс входной цепи через Z_r , а цепи ОС через Z_o . В результате получаем, что схема полосового фильтра подобна схеме

инвертирующего усилителя, приведенной на рис. 3.1. Однако, как входная цепь, так и цепь последовательной ООС частотно зависима. Тогда комплексный коэффициент усиления фильтра согласно (3.2) равен

$$\dot{K}_u = -\frac{Z_0}{Z_1} = -\frac{R}{(1+j\omega\tau)R(1+\frac{1}{j\omega\tau})}$$

откуда коэффициент передачи

$$K(p) = -\frac{p\tau}{(1+p\tau)^2}$$

где $\tau = RC$.

ЛАЧХ полосового фильтра приведена на рис. 3.12, в. На частоте среза $f_{CP} = 1/2\pi RC$ коэффициент ОС $\alpha = 0$, а при частотах сигнала, отличных от f_{CP} , $\alpha \approx 1$. Из соотношения $K_{УОС} = K_{У}(1+\alpha K_{У})$ следует, что при $\alpha = 1$ для активного фильтра $K_{У} \approx 1$. По мере приближения частота сигнала к f_{CP} коэффициент передачи уменьшается, что вызывает снижение ООС, т.е. α , а следовательно, повышение $K_{У}$ фильтра. На частоте f_{CP} ООС будет отсутствовать и $K(f) = K_{УО}$. В полосопропускающем фильтре используется только ООС, что стабилизирует его работу. Из-за большого коэффициента усиления его часто называют *частотно – избирательным усилителем*.

3.4. Включение ОУ в безинерционные нелинейные цепи

Логарифмический усилитель. В таком усилителе выходное напряжение пропорционально логарифму от его входного напряжения.

Для получения логарифмической характеристики в цепь ООС ОУ включают диод или БТ, включенный по схеме с ОБ. Схемы логарифмического усилителя с диодом и БТ приведены на рис. 3.15, а и б соответственно.

По-прежнему, из свойств идеальности ОУ следует, что $I_{ВХ} = 0$, $U' = U'' = 0$. Поэтому $I_1 = I_2$. Для схемы рис. 3.15, а

$$I_1 = U_{ВХ} / R, \quad I_2 = I_0 [\exp(U / \varphi_T) - 1] \approx I_0 [\exp(U / \varphi_T)],$$

где $\varphi_T = kT/q$, а U – напряжение на диоде. Очевидно, что для данной схемы $U = U_{ВМХ}$. Отсюда


$$U_{ВМХ} = -\varphi_T [\ln(U_{ВХ} / R) - \ln I_0] = -\varphi_T \ln U_{ВХ} / (RI_0)$$

Для схемы на рис. 3.15, б по аналогии получим

$$I_1 = U_{BX} / R, \quad I_2 = I_K = I_{30} [\exp(U_{E3} / \varphi_T) - 1] \approx I_{30} \exp(U_{E3} / \varphi_T).$$

Откуда $U_{ВЫХ} = -\varphi_T \ln U_{BX} / (RI_{30})$.

а)



б)




Рис. 3.15. Схема логарифмического усилителя с диодом (а) и БТ (б).

Максимальное выходное напряжение для приведенных схем не превышает 0,6 В. Логарифмические усилители формируют на выходе напряжения только одной полярности. При положительном входном напряжении на выходе формируется отрицательное напряжение. Для получения положительного напряжения на выходе схемы на рис. 3.15, а необходимо включить диод в обратном направлении и изменить полярность входного напряжения. Аналогичный эффект в схеме на рис. 3.15, б можно получить, если применить транзистор $p-n-p$ - типа.

Антилогарифмический (экспоненциальный) усилитель. Для получения антилогарифмического усилителя в рассмотренных выше схемах диод (транзистор) и резистор необходимо поменять местами (рис. 3.16 а и б).

Поступив аналогично проделанному для схем на рис. 3.15, а и б, можно записать для схемы на рис. 3.16, а


$$U_{ВЫХ} = -RI_0 \exp(U_{ВХ} / \varphi_T) ,$$

и для схемы на рис. 3.16, б

$$U_{ВЫХ} = -RI_{Э0} \exp(U_{ВХ} / \varphi_T) .$$

Логарифмический и антилогарифмический усилители применяются для реализации математических операций умножения и деления.

а)



б)




Рис. 3.16. Антилогарифмические усилители.

Действительно, чтобы умножить числа, достаточно сложить их логарифмы. Для умножения трех чисел необходимо предварительно подать каждое из них на вход своего логарифмического усилителя, а затем подать на входы трехвходового сумматора (рис. 3.4).

Компаратор выполняет функцию сравнения двух и более сигналов между собой, либо одного входного сигнала с некоторым наперед заданным эталонным уровнем напряжения.

На рис. 3.17, а показана схема компаратора, в котором входные сигналы сравниваются с эталонным уровнем напряжения равным нулю. Для этого неинвертирующий вход ОУ соединим с общей шиной, потенциал которой принимается равным нулю. Такое устройство, поэтому называют схемой **детектора нуля** или **нуль – индикатором**.

Пусть на инвертирующий вход усилителя подано переменное напряжение $U_{BX} = U_m \sin \omega t$ с амплитудой $|U_m| > |U_{ВВХ \max}| / K_{УО}$ (режим большого сигнала).

Временные диаграммы, поясняющие работу компаратора в этом случае, приведены на рис. 3.17, б, в. Из диаграмм видно, что пока входное напряжение отвечает условию $|U_m \sin \omega t| < |U_{ВВХ \max}| / K_{УО}$, выходное напряжение пропорционально входному напряжению, т.е. $|U_{ВВХ}| = K_{УО} |U_{ВХ}|$. На интервалах, когда входное напряжение превышает значение $|U_{ВВХ \max}| / K_{УО}$, выходной сигнал компаратора остается постоянным и равным $|U_{ВВХ}| = |U_{ВВХ \max}|$.

Таким образом, приходим к выводу, что при положительном напряжении выходное напряжение стандартно и равно $-U_{ВВХ \max}$, а при отрицательном входном напряжении – также стандартно и равно $+U_{ВВХ \max}$. Так как входной сигнал носит аналоговый характер, а выходной – цифровой ($-U_{ВВХ \max}$ – логический ноль, $+U_{ВВХ \max}$ – логическая единица), то можно сказать, что компаратор выполняет роль элемента связи между аналоговыми и цифровыми устройства, т.е. является простейшим **аналого – цифровым преобразователем**.


Входной сигнал может быть любой формы. Но при $|U_{ВХ}| < |U_{ВВХ \max}| / K_{УО}$ (режим малого сигнала) выходной сигнал в любой момент времени действия входного сигнала пропорционален входному сигналу, т.е. $|U_{ВВХ}| = |K_{УО} U_{ВХ}|$. Здесь $U_{ВВХ \max}$ и $K_{УО}$ являются справочными параметрами конкретного ОУ.

В режиме большого сигнала на интервалах времени, когда входное напряжение превысит значение $|U_{ВВХ \max}| / K_{УО}$, выходной сигнал компаратора будет оставаться постоянным и равным $|U_{ВВХ}| = |U_{ВВХ \max}|$.


Величину $U_{BX} = |U_{ВВХ\ max}| / K_{U0}$, при которой выходное напряжение фиксируется на уровнях $\pm U_{ВВХ\ max}$, называют *чувствительностью* компаратора Δ . Ее легко оценить, поделив выходное напряжение $U_{ВВХ\ max}$ на коэффициент усиления K_{U0} .

$$\Delta = U_{ВВХ\ max} / K_{U0}$$

а)



б)



в)





Рис. 3.17. Схема детектора нуля (а) и временные диаграммы (б, в).

Например, если $U_{\text{ВЫХ max}} = 10 \text{ В}$, а $K_{U0} = 10^5$, то $\Delta = 10^{-4} \text{ В}$. Это означает, что выходное напряжение фиксируется на уровнях $\pm U_{\text{ВЫХ max}}$ при отклонении входного напряжения всего на 10^{-4} В от эталонного напряжения, в данном случае от нуля.

а)



б)





Рис. 3.18. Схема компаратора (а) и его временная диаграмма (б).

В тех случаях, когда требуется иметь на выходе стандартные напряжения меньших $|U_{\text{ВЫХ max}}|$, используется схема компаратора приведенная на рис. 3.18, а. При положительном входном напряжении на выходе появится отрицательное напряжение. При этом откроется диод VD2. Как известно, напряжение на открытом диоде — величина практически постоянная, равная U^* . Следовательно, выходное напряжение равно $-U^*$

независимо от значения U_{BX} . Напомним, что для кремниевых диодов $U^* = 0,7$ В. При отрицательном входном напряжении отпирается диод VD1, выходное напряжение делается равным $+U^*$ и тоже не зависит от U_{BX} . Временные диаграммы этого компаратора показаны на рис. 3.18, б. Что касается чувствительности компаратора, то она резко возрастает и при том же значении $K_{U_0} = 10^5$ составляет $\Delta \approx 7$ мкВ.

Если вместо одиночных диодов VD1 и VD2 использовать последовательные диодные цепочки, то выходное напряжение компаратора будет соответственно больше. При сравнении двух (и более) входных напряжений они подаются на разные входы. Схема такого устройства (компаратора) и временные диаграммы, поясняющие его работу, приведены на рис. 3.19.

а)



б)




Рис. 3.19. Однопороговая схема сравнения двух напряжений (а) и его временные диаграммы (б).

В моменты равенства нулю напряжения между входами, т.е. при $U_{BX1} = U_{BX2}$, выходное напряжение равно нулю. В те промежутки времени, когда $U_{BX1} > U_{BX2}$, полярность выходного напряжения положительна и равна стандартному значению $+U_{ВВХ \max}$. При $U_{BX1} < U_{BX2}$ происходит переключение ОУ и на выходе установится отрицательное стандартное напряжение $-U_{ВВХ \max}$.

Рассмотренные компараторы на стандартных ОУ обычно используются в *высокоточных* схемах сравнения, работающих с медленно изменяющимися входными сигналами. Дело в том, что в режиме сравнения напряжений с большой амплитудой транзистора ОУ попадают в режим насыщения. Режим насыщения сопровождается накоплением в базовых областях избыточного заряда неосновных носителей. Рассасывание этого заряда требует значительного времени, что и снижает быстродействие компараторов.

Поэтому в цифровой технике используется интегральные компараторы типа 521СА1-521СА4 с быстродействием от 200 до 15 нс. При их разработке применяют специальные схемотехнические решения, когда транзисторы не попадают в режим насыщения.

Контрольные вопросы

1. Чем определяется коэффициент усиления высокостабильного инвертирующего усилителя?
2. Чем определяется коэффициент усиления неинвертирующего усилителя?
3. Что реализуется в повторителе напряжения?
4. Чему равно выходное напряжение трехходового сумматора?
5. Чему равно выходное напряжение вычитателя?
6. Для чего служит прецизионный аттенюатор?
7. Какие недостатки имеют пассивные интегрирующие и дифференцирующие цепи?
8. Как реализуется дифференцирующее устройство на основе ОУ?
9. Как реализуется интегрирующее устройство на основе ОУ?
10. Перечислите виды фильтров.
11. Чем отличаются активные фильтры от пассивных?
12. Какие свойства имеет логарифмический усилитель на основе ОУ?
13. Какие свойства имеет антилогарифмический усилитель на основе ОУ?
14. Какую функцию выполняет компаратор напряжения?

4.1. Общие сведения

Исходные данные, результаты и другая информация, перерабатываемая электронными устройствами, в том числе и персональными компьютерами, представляется чаще всего в виде электрических сигналов.

Существует две формы представления информации (физических величин): аналоговая (непрерывная) и цифровая (дискретная). В первой величина представляется *в виде одного сигнала*, пропорционального этой величине, во второй - *в виде последовательности нескольких сигналов*, каждый из которых соответствует одной из цифр заданной величины.

Электронные устройства, предназначенные для приема, преобразования и передачи сигналов в аналоговой форме, называются аналоговыми электронными устройствами (АЭУ). При этом теоретическое формирование и передача сигнала осуществляется с максимально возможной точностью и быстродействием. Кроме того, при своей относительной простоте АЭУ могут выполнять любое функциональное преобразование сигнала.

Однако АЭУ присущи следующие недостатки:

- низкая помехоустойчивость, когда в результате добавления к сигналу различных помех, или изменения параметров устройства при изменении температуры и воздействии других дестабилизирующих факторов, он отличается от первоначального;

- большие искажения при передаче сигнала на большие расстояния;
- трудность долговременного хранения информации;
- низкое значение КПД.

Поэтому при помощи АЭУ решаются те задачи, где не требуется хранить и обрабатывать большие объемы информации за минимальное время. При этом особо отметим, что информация в АЭУ описывается системами дифференциальных уравнений.

В настоящее время значительную роль приобрели цифровые методы обработки информации. Для этого первичная аналоговая информация подвергается двум важнейшим операциям: квантованию и кодированию.

Квантованием называется процесс замены непрерывного сигнала $x(t)$ его значениями в отдельных точках. Квантование может проводиться по времени и/или уровню. После квантования исходный аналоговый сигнал в электронных устройствах предстает в виде *последовательности электрических импульсов* различной формы. **Электрическим импульсом** называют кратковременное отклонение напряжения $U(t)$ или тока $I(t)$ от некоторого установившегося значения U_0 и I_0 , соответственно. После

квантования сигнал принимает не все возможные, а лишь вполне определенные значения, называемые *дискретными*.

В отличие от непрерывной величины количество значений дискретной величины конечно и следовательно часть информации будет потеряна. Для приема, преобразования и передачи электрических сигналов, полученных путем квантования аналогового сигнала, предназначены *дискретные электронные устройства* (ДЭУ). В связи со спецификой квантованных сигналов транзисторы в ДЭУ используют в режиме ключа (транзистор либо открыт, либо закрыт). Как результат – рассеиваемая в них мощность минимальна. Это повышает КПД устройства. Кроме того, меньшее тепловыделение снижает перегрев транзисторов, а следовательно, уменьшает нестабильность их параметров. И, наконец, помехоустойчивость ДЭУ выше, чем АЭУ, т.к. при передаче импульсов сокращается время, в течение которого помеха может повлиять на сигнал, а сам цифровой сигнал имеет конечную (а не бесконечную, как аналоговый) разницу между цифровыми состояниями.

По типу квантования ДЭУ подразделяются на три группы: *импульсные, релейные и цифровые*.

В *импульсных электронных устройствах* (ИЭУ) исходный сигнал квантуется по времени и преобразуется в последовательность импульсов, как правило, неизменной частоты. Процесс преобразования исходного аналогового сигнала в последовательность импульсов называют *импульсной модуляцией*. Последовательность импульсов имеет четыре параметра: амплитуду импульса, длительность импульса, частоту импульсов и фазу импульсов (положение импульсов относительно тактовых моментов времени). Поэтому различают четыре вида модуляции:

- амплитудно – импульсная модуляция (АИМ);
- широтно – импульсная модуляция (ШИМ);
- частотно – импульсная модуляция (ЧИМ);
- фазо – импульсная модуляция (ФИМ).

На практике часто используется комбинация АИМ, ШИМ и ФИМ. Наглядное представление об этих видах импульсной модуляции дает рис. 4.1.


ИЭУ уступают аналоговым в точности и быстродействии и характеризуются большой сложностью реализации импульсного модулятора.

Релейные электронные устройства (РЭУ) квантуют исходный аналоговый сигнал в ступенчатую функцию. При этом высота каждой из ступенек пропорциональна некоторой наперед заданной величине h (см. рис. 4.1, а). РЭУ по сравнению с ИЭУ проще по своему устройству вследствие отсутствия импульсного модулятора. РЭУ обладают большим быстродействием и применяются в основном для преобразования энергии, а не информации. Такие РЭУ называют *силовой электроникой*.


В *цифровых электронных устройствах* (ЦЭУ) происходит квантование исходного аналогового сигнала, как по времени, так и по величине. Как мы видели, после квантования сигнал представляет собой

последовательность импульсов, отличающихся друг от друга одним или более вышеуказанных параметров.


а)



б)



в)



г)




Рис. 4.1. Виды импульсной модуляции: исходная аналоговая величина (а); последовательность амплитудно – модулированных импульсов (б); последовательность широтно – модулированных импульсов (в) и последовательность фазо – модулированных импульсов (г).

Оказалось, что любой проквантованный сигнал можно представить условными комбинациями, составленными из небольшого количества элементарных сигналов (например, точка, тире и пауза в коде Морзе). Такое представление квантованного сигнала называется *кодированием*. Кодирование позволяет представить различные сообщения (буквы, отдельные звуки, цвета, команды и т.п.) в определенной стандартной форме, например в форме двоичных символов.

Устройства, занимающихся формированием, преобразованием и передачей кодов, соответствующих реальным значениям физических переменных, называют *цифровыми устройствами*. Очевидно, что для передачи цифровой информации потребуется больше времени, по сравнению с аналоговой. Поэтому, при прочих равных условиях количество информации, передаваемой цифровым способом, минимально.

В то же время ЦЭУ присущи следующие преимущества:

- высокая помехоустойчивость;
- возможность длительного хранения информации без ее потери;
- высокий КПД;
- малое число типовых базовых электронных устройств;
- совместимость с интегральной технологией.

В цифровых устройствах преобразование информации осуществляется путем выполнения определенной последовательности арифметических и логических операций.

Структурными элементами современных компьютеров, сложных устройств автоматике, а также устройств цифровых систем связи являются *цифровые интегральные схемы*.

Цифровая интегральная схема (ЦИС) – это интегральное электронное устройство, служащее для заданного преобразования информации, представленной цифровыми сигналами, т.е. такими сигналами, когда несущая сигнал физическая величина принимает только два значения. Если в определении ЦИС включить то наиболее существенное, что представляет сам процесс преобразования информации в цифровом коде, и то главное в устройстве, что обеспечивает такое преобразование, то это определение будет выглядеть следующим образом:

- цифровая интегральная схема – это такая интегральная схема электрорадиоэлементов и компонентов, которая преобразует некоторое множество x входных двоичных переменных в заранее определенное множество y выходных двоичных переменных.

По своему функциональному назначению ЦИС подразделяют на логические интегральные схемы (элементы), на схемы хранения информации (элементы памяти), на вспомогательные и специальные интегральные схемы.

Логические интегральные схемы или логические элементы предназначены для логического преобразования информации, представленной в виде двоичных чисел. Это основные «строительные кирпичи» компьютеров и других цифровых систем. Они составляют 70-80 %

элементного состава этих устройств. Логические интегральные схемы, в свою очередь, можно подразделять на:

- схемы или элементы, реализующие логические функции так называемого основного функционально полного набора (ОФПН);
- схемы, реализующие одиночные универсальные логические функции, обладающие функциональной полнотой;
- схемы, реализующие несколько логических функций или так называемые функциональные элементы;
- схемы, реализующие желаемые функции (адаптивные элементы).

Функциональные элементы, несущие большое функциональное содержание, соответствующее сложным логическим функциям, строятся на основе базовых логических элементов, реализующих функции ОФПН или универсальные функции.

Адаптивные элементы – это программируемые элементы, вершиной которых в настоящее время можно считать микропроцессоры. В перспективе можно говорить о полностью адаптивных элементах, обеспечивающих реализацию функций, определяемых условиями внешней среды.

Схемы хранения информации (элементы памяти) предназначены для запоминания и временного хранения двоичной информации. Специальной организацией таких схем можно обеспечить запись и считывание информации, стирание и регенерацию считанной информации, а также индикацию хранимой информации. Такие элементы называют *триггерными* и осуществляются они также на основе базовых логических элементов.

Вспомогательные интегральные схемы или *элементы* предназначены для усиления, формирования, задержки, генерирования электрических сигналов. К таким элементам относятся: генераторы тактовой частоты; блокинг – генераторы; усилители – формирователи; эмиттерные повторители; одновибраторы; мультивибраторы; ограничители и т.п.

Специальные интегральные схемы (элементы) предназначены для физического преобразования сигналов. К ним относятся различного рода индикаторы, преобразователи аналогового сигнала в цифровой и обратно, специальные схемы согласования цепей и т.п.

4.2. Системы счисления

Системы счисления подразделяются на *позиционные* и *непозиционные*. В непозиционных системах значение конкретной цифры постоянно и не зависит от ее расположения в записи числа. Примером такой системы счисления является Римская система записи числа. Например, в числе XXVII значение цифры X не зависит от ее местоположения в записи числа. Оно везде равно 10.

В позиционных системах счисления значимость конкретной цифры определяется ее местоположением в записи числа. В цифровой технике применяются только позиционные системы счисления.

Произвольное число Q в любой позиционной системе счисления с основанием q можно представить в виде полинома

$$X_q = x_{n-1}q^{n-1} + x_{n-2}q^{n-2} + \dots + x_0q^0 + x_{-1}q^{-1} + \dots + x_{-m}q^{-m}; \quad (4.1)$$

где x_i – разрядный коэффициент ($x_i=0\dots q-1$);

q_i – весовой коэффициент.

Число q может быть как целым, так и дробным. Номер позиции цифры x_i называют разрядом. Разряды с положительными степенями q образуют целую часть числа x_q , с отрицательными степенями – дробную. Цифры x_{n-1} и x_{-m} являются соответственно старшим и младшим разрядами числа. Для двоичного счисления $q = 2$, для десятичного $m = 10$. Чем больше основание счисления, тем меньше число разрядов требуется для представления данного числа, и, следовательно, меньше время для его передачи.

С другой стороны, для представления числа с основанием q при помощи электрических сигналов необходимо иметь электронное устройство, формирующее на выходе q различных электрических сигналов. Следовательно, чем больше q тем большее число дискретных устойчивых состояний должно иметь электронное устройство. С увеличением q уменьшается различие между дискретными уровнями выходных сигналов. В результате повышается вероятность появления ошибок при действии внешних помех и усложняется само устройство.

Известно, что наиболее эффективной системой является троичная ($q=3$), незначительно уступают ей двоичная ($q=2$) и четверичная ($q=4$). С точки зрения электроники критерием выбора q является минимизация аппаратных затрат при обеспечении достаточной помехоустойчивости. Предпочтение было отдано двоичной системе, так как электронные устройства должны иметь всего два устойчивых состояния. Тогда, чтобы различить сигналы в этой системе достаточно ответить на вопрос: есть импульс или нет импульса? Например, десятичное число $X=29$ в двоичной системе будет представлено в виде

$$29 = 1 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0,$$

а символически – последовательностью цифр 11101.

Таким образом, в двоичной системе счисления любое число можно записать с помощью цифр 0 и 1. Для представления этих чисел в цифровых системах достаточно иметь электронные схемы, которые могут находиться в двух состояниях с четко различающимися значениями какой – либо электрической величины (потенциала или тока). Одному из значений этой величины «приписывают» цифру 0, другому 1.

При работе с устройствами вычислительной техники приходится сталкиваться с позиционными системами счисления с основанием 2, 8, 10, 16.

Для представления чисел из одной системы счисления в другую существуют следующие правила.

Правило 1. Переход от системы счисления с меньшим основанием к системе счисления с большим основанием осуществляется при помощи выражения (4.1).

Пример. Преобразовать двоичное число $X_2=1011_2$ в десятичное X_{10} .

Решение. Согласно (4.1) для $q=2$ получим

$$X_{10} = 1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 11.$$

Правило 2. Переход от системы счисления с большим основанием к системе счисления с меньшим основанием выполняется следующим образом:

А) целая часть исходного сигнала делится на основание новой системы счисления;

Б) дробная часть исходного сигнала умножается на основание новой системы счисления.

Пример. Преобразовать в двоичную систему счисления десятичное число 25,12.

Решение.

1. Преобразуем целую часть:

$$25:2 = 12 + 1 (X_0 = 1)$$

$$12:2 = 6 + 0 (X_1 = 0)$$

$$6:2 = 3 + 0 (X_2 = 0)$$

$$3:2 = 1 + 1 (X_3 = 1)$$

$$1:2 = 0 + 1 (X_4 = 1)$$

Запись целой части двоичного числа X_2 производится с последнего результата деления, т.е. $25_{10} = 11001_2$.

2. Преобразуем дробную часть:

$$0,12 \cdot 2 = 0 + 0,24 (X_{-1} = 0)$$

$$0,24 \cdot 2 = 0 + 0,48 (X_{-2} = 0)$$

$$0,48 \cdot 2 = 0 + 0,96 (X_{-3} = 0)$$

$$0,96 \cdot 2 = 1 + 0,92 (X_{-4} = 1)$$

$$0,92 \cdot 2 = 1 + 0,84 (X_{-5} = 1).$$

Для получения частного с точностью до k – го знака данная процедура повторяется k – раз. Запись дробной части двоичного числа с точностью до 5–го знака производится с первого результата умножения, т.е. $0,12_{10} = 0,0001_2$.

3. Окончательно получим: $25,12_{10} \approx 11001,0001_2$.

Примечание. Переход из двоичной системы счисления в восьмеричную или шестнадцатеричную может быть выполнен более простым путем. Так как $8=2^3$, а $16=2^4$, то один разряд числа, записанного в восьмеричной системе счисления, преобразуется в три разряда, а один разряд числа в

шестнадцатеричной системе – в четыре разряда числа двоичной системы счисления и наоборот.

Пример. Преобразовать $X_2 = 101001_2$ в X_8 .

Решение. Согласно табл. 4.1 $101_2 = 5_8$ и $001_2 = 1_8$, поэтому $X_8 = 51_8$.

Пример. Преобразовать $X_2 = 10100110_2$ в X_{16} .

Решение. Согласно табл. 11.1 $1010_2 = A_{16}$ и $0110_2 = 6_{16}$, поэтому $x_{16} = A6_{16}$.

таблица 4.1.

Натуральный ряд чисел в различных системах счисления

Десятичная	Шестнадцатеричная	Восьмеричная	Двоичная
0	0	0	0
1	1	1	1
2	2	2	10
3	3	3	11
4	4	4	100
5	5	5	101
6	6	6	110
7	7	7	111
8	8	10	1000
9	9	11	1001
10	A	12	1010
11	B	13	1011
12	C	14	1100
13	D	15	1101
14	E	16	1110
15	F	17	1111
16	10	20	10000
17	11	21	10001
18	12	22	10010
19	13	23	10011
20	14	24	10100
21	15	25	10101

В цифровой технике широко используются специальные термины: бит, байт, слово.

Двоичный разряд обычно называют *битом*. Таким образом, число 1001 является 4-битовым двоичным числом, а число 101110011 – 9-ти битовым числом. Крайний слева бит числа называется старшим разрядом (он имеет наибольший вес), крайний справа – младшим разрядом (он имеет наименьший вес). Двоичное число, состоящее из 16 бит, представлено на рис. 4.2.




Рис. 4.2. Бит, байт, слово.

Эволюция вычислительной и информационной техники вызвала появление 8 – битовой единицы для обмена информацией между устройствами. Такая 8 – битовая единица носит название *байта*. Новые типы персональных компьютеров и дискретных систем управления перерабатывают информацию порциями (словами) по 8, 16 или 32 бита (1, 2 и 4 байта).

4.3. Логические константы и переменные. Операции булевой алгебры

В цифровой технике используются схемы, имеющие два состояния, обозначаемые нулем и единицей или словами «истинно» и «ложно». Когда требуется обработать или запомнить какие-то числа, то они представляются в виде определенных комбинаций единиц и нулей. Тогда для описания алгоритмов работы цифровых устройств необходим соответствующий математический аппарат. Такой математический аппарат называется *булева алгебра* или *алгебра – логики*. Его разработал ирландский математик Д. Буль.

Алгебра – логика оперирует двумя логическими выражениями – «истинно» и «ложно». Это условие называется законом «исключения третьего». Для того, чтобы связать эти понятия с цифрами, используемых в двоичной системе счисления, логическое выражение «истинно» обозначают знаком 1 (логическая единица), логическое выражение «ложно» – знаком 0 (логический ноль). Их называют константами булевой алгебры.

В общем случае логические выражения являются функциями логических переменных (аргументы) $x_1, x_2, x_3, \dots, x_n$, каждая из которых может принимать значения 0 или 1. Если число логических переменных n , то можно получить 2^n логических комбинаций из 0 и 1. Например, при $n=1$: $x=0$ и $x=1$; при $n=2$: $x_1, x_2=00, 01, 10, 11$. Для каждого набора переменных логическая функция y может принимать значение 0 или 1. Поэтому для n переменных можно образовать 2^n различных логических функций, например при $n=2$ их 16, при $n=3$ – 256, а при $n=4$ – 65536 функций.

Все возможные логические функции n переменных можно образовать с помощью трех основных операций:

- *логическое отрицание* (инверсия, операция НЕ), обозначаемое знаком «-» над соответствующей переменной;
- *логическое сложение* (дизъюнкция, операция ИЛИ), обозначаемое знаком «+»;
- *логическое умножение* (конъюнкция, операция И), обозначаемое знаком «·».

Для обозначения эквивалентности выражений используется знак равенства « \Leftrightarrow ».

Логические функции и операции могут иметь различные формы представления: алгебраическое, табличное, словесное и условное графическое (на схемах). Для задания логической функции требуется указать значения этой функции при всех возможных наборах значений ее аргументов. Таблица значений функции называется *таблицей истинности*.

В табл. 4.2, 4.3 и 4.4 даны алгебраическое и табличное представления указанных логических операций для двух переменных x_1, x_2 . Отметим, что операции сложения и умножения справедливы для произвольного числа переменных.

таблица 4.2.

Таблица истинности операции инверсии

x	$y = \bar{x}$
0	1
1	0

таблица 4.3.

Таблица истинности операции дизъюнкции

x_1	x_2	$y = x_1 + x_2$
0	0	0
0	1	1
1	0	1
1	1	1

таблица 4.4.

Таблица истинности операции конъюнкции

x_1	x_2	$y = x_1 \cdot x_2$
0	0	0
0	1	0
1	0	0
1	1	1

Для рассмотренных логических операций справедлив ряд аксиом (тождеств) и законов, основные из которых даны в табл. 4.5.

Используя законы ассоциативности, любую логическую функцию многих переменных ($n > 2$) можно представить в виде комбинаций функций двух переменных. Полный набор $2^2 = 16$ логических функций двух переменных дан в табл. 4.5. Каждая функция обозначает одну из 16 возможных логических операций над двумя переменными x_1, x_2 и имеет собственное название и условное обозначение. Например, при выполнении операции «Исключительное ИЛИ» вырабатывается сигнал неравенства двух переменных: $y_6 = 1$ при $x_1 \neq x_2$; $y_6 = 0$ при $x_1 = x_2$. При выполнении операции «Равнозначность» (эквивалентность) вырабатывается сигнал равенства переменных: $y_9 = 1$ при $x_1 = x_2$; $y_9 = 0$ при $x_1 \neq x_2$. Для более сложных функций: Запрет, Импликация (англ. вовлечение) в последней колонке табл. 4.6 даны названия логических элементов, выполняющих ту или иную операцию.

Основные аксиомы и законы алгебры – логики

Аксиомы	$0+x=x$ $0 \cdot x=0$	(4.2)
	$1+x=x$ $1 \cdot x=x$	(4.3)
	$x+x=x$ $x \bar{x}=x$	(4.4)
	$x+\bar{x}=1$ $x \cdot \bar{x}=0$	(4.5)
	$x=x$	(4.6)
	Законы коммутативности	$x_1+x_2=x_2+x_1$ $x_1 \cdot x_2=x_2 \cdot x_1$
Законы ассоциативности	$x_1+x_2+x_3=x_1+(x_2+x_3)$ $x_1 \cdot x_2 \cdot x_3=x_1 \cdot (x_2 \cdot x_3)$	(4.8)
Законы дистрибутивности	$x_1 \cdot (x_2+x_3)=(x_1 \cdot x_2)+(x_1 \cdot x_3)$ $x_1+(x_2 \cdot x_3)=(x_1+x_2) \cdot (x_1+x_3)$	(4.9)
Законы дуальности (теоремы де - Моргана)	$\overline{x_1+x_2}=\bar{x}_1 \cdot \bar{x}_2$ $\overline{x_1 \cdot x_2}=\bar{x}_1 + \bar{x}_2$	(4.10)
Законы поглощения	$x_1+x_1 \cdot x_2=x_1$ $x_1 \cdot (x_2+x_2)=x_1$	(4.11)

таблица 4.6

Полный набор логических функций для двух переменных

Значения x_1 , x_2 и функции $y_0 \dots y_{15}$	Выражение через конъюнкцию, дизъюнкцию, инверсию	Основ- □ск обозна- чение операции	Наименование функции	Наименование логического элемента
x_1 0 0 1 1 x_2 0 1 0 1 y_0 0 0 0 0	$y_0 = 0$		константа нуля	генератор «нуля»
y_1 0 0 0 1	$y_1 = x_1 \cdot x_2$	\wedge, \cap	конъюнкция, логическое умножение	конъюнктор, схема «И»
y_2 0 0 1 0	$y_2 = x_1 \cdot \bar{x}_2$	$x_1 = x_2$	запрет по x_2	схема «НЕТ» по x_2
y_3 0 0 1 1	$y_3 = x_1$		тавтология по x_1	повторитель по x_1
y_4 0 1 0 0	$y_4 = \bar{x}_1 \cdot x_2$	$x_2 = x_1$	запрет по x_1	схема «НЕТ» по x_1

y_5 0 1 0 1	$y_5 = x_2$		тавтология по x_2	повторитель по x_2
y_6 0 1 1 0	$y_6 = \bar{x}_1 x_2 + x_1 \bar{x}_2$	$x_1 \oplus x_2$	исключительное «ИЛИ», логическая неравнозначность	схема \square «ИЛИ»
y_7 0 1 1 1	$y_7 = x_1 + x_2$	$\vee \cup +$	дизъюнкция, логическое сложение	схема «ИЛИ», дизъюнктор
y_8 1 0 0 0	$y_8 = \overline{x_1 + x_2}$		отрицание дизъюнкции, стрелка Пирса, функция Вебба, операция НЕ-ИЛИ	элемент Пирса, схема «НЕ-ИЛИ» («ИЛИ-НЕ»)
y_9 1 0 0 1	$y_9 = \bar{x}_1 \bar{x}_2 + x_1 x_2$	$x_1 \sim x_2$	эквивалентность, равнозначность	схема «ИЛИ-НЕ»
y_{10} 1 0 1 0	$y_{10} = \bar{x}_2$	\bar{x}_2	инверсия \bar{x}_2	инвертор x_2
y_{11} 1 0 1 1	$y_{11} = x_1 + \bar{x}_2$		импликация от x_2 к x_1	импликатор из x_2
y_{12} 1 1 0 0	$y_{12} = \bar{x}_1$	\bar{x}_1	инверсия x_1	инвертор x_1
y_{13} 1 1 0 1	$y_{13} = \bar{x}_1 + x_2$		импликация от x_1 к x_2	импликатор из x_1
y_{14} 1 1 1 0	$y_{14} = \overline{x_1 - x_2}$	x_1 / x_2	штрих Шеффера, операция «И-НЕ»	элемент Шеффера, схема «И-НЕ»
y_{15} 1 1 1 1	$y_{15} = 1$		константа единицы	генератор «единицы»

Примечательно, что новые функции «Равнозначности», «Исключительное ИЛИ», стрелка Пирса, элемент Шеффера выражены через конъюнкцию, дизъюнкцию и инверсию. Операция замены аргументов одной функции другими функциями называются *суперпозицией функций*. Многократное применение суперпозиции позволяет получать функции любого числа аргументов (т.е. любой сложности) на основе функций двух переменных. Набор двоичных функций, который обеспечивает представление любой другой функции посредством суперпозиции функций этого набора, называют *функционально полным набором* (ФПН). ФПН образуют конъюнкция и инверсия, дизъюнкция и инверсия, запрет и

константа единицы, запрет и инверсия, неравнозначность и импликация, а также две одиночные функции – стрелка Пирса и штрих Шеффера.

Набор функций конъюнкции, дизъюнкции и инверсии получил название *основного функционально полного набора* (ОФПН).

4.4. Логические элементы и их параметры

Логическим элементом (ЛЭ) называют электронное устройство, выполняющее одну определенную логическую операцию над входными сигналами.

При построении цифровых интегральных схем (ЦИС) используют только такие ЛЭ, которые реализуют функции ФПН. Эти логические элементы называют *базовыми*. Наиболее часто ЦИС строятся на основе базовых логических элементов, реализующих функцию И-НЕ (логический элемент Шеффера) или функцию ИЛИ-НЕ (логический элемент Пирса).

Цифровые (логические) электронные устройства могут быть классифицированы по различным признакам. По принципу действия все логические устройства делятся на два класса: комбинационные и последовательностные.

Комбинационными устройствами или автоматами называются логические устройства *без памяти*, входные сигналы которых определяются комбинацией входных переменных, имеющейся в данный момент времени. Комбинационные устройства либо собираются из отдельных элементов И-НЕ, ИЛИ-НЕ и др., либо изготавливаются в виде СИС, либо входят в состав БИС и СБИС. В настоящей и последующей главах рассматриваются только комбинационные логические элементы.

Последовательностными устройствами или автоматами называются логические устройства *с памятью*, выходные сигналы которых определяются комбинациями входных переменных, как в настоящий, так и в предыдущие моменты времени, т.е. последовательностью поступления входных переменных. Примерами последовательных устройств являются триггеры, регистры, счетчики.

По способу представления двоичной информации цифровые устройства делятся на *потенциальные и импульсные*. В потенциальных цифровых устройствах значения логического 0 и логической 1 представляются двумя существенно различающимися уровнями электрического потенциала: высоким и низким. В импульсных цифровых устройствах одно из значений логического сигнала (0 или 1) определяется наличием на выходе схемы импульсов определенной длительности и амплитуды, а другое значение – отсутствием импульсов.

Каждый из указанных способов кодирования имеют свои достоинства и недостатки.

Большинство типов цифровых устройств относятся к классу потенциальных. При потенциальном способе кодирования логического

сигнала несущественно, какой из двух уровней потенциала (напряжения) отождествляется со значением логической 1. Несущественна и полярность этого напряжения. Поэтому на практике может встретиться любой из четырех вариантов кодирования, отличающихся либо видом логики, либо полярностью напряжения, либо тем и другим одновременно. Способ кодирования логических 1 и 0 в каждом варианте указан в табл. 4.7.

таблица 4.7

Вид логики	Полярность напряжения питания	
	положительная	отрицательная
Положительная	<p>Timing diagram for positive logic with positive supply. The vertical axis is voltage U and the horizontal axis is time t. The signal is low (labeled "0") for a period and then transitions to high (labeled "1") for another period.</p>	<p>Timing diagram for positive logic with negative supply. The vertical axis is voltage U and the horizontal axis is time t. The signal is high (labeled "0") for a period and then transitions to low (labeled "1") for another period.</p>
Отрицательная	<p>Timing diagram for negative logic with positive supply. The vertical axis is voltage U and the horizontal axis is time t. The signal is high (labeled "0") for a period and then transitions to low (labeled "1") for another period.</p>	<p>Timing diagram for negative logic with negative supply. The vertical axis is voltage U and the horizontal axis is time t. The signal is low (labeled "0") for a period and then transitions to high (labeled "1") for another period.</p>

Потенциальный способ кодирования логической переменной обладает тем достоинством, что любая логическая функция может быть реализована на основе переключателей или электронных ключей.

Электронным ключом или *вентилем* называется такое электронное устройство, которое в зависимости от значения входного управляющего напряжения может находиться в одном из двух устойчивых состояний: разомкнутом или замкнутом. На основе простейших ключей строятся более сложные схемы: логические, бистабильные, триггерные и др.

Для выполнения заданной логической операции произвольной сложности входные сигналы должны последовательно пройти по длинной цепочке логических элементов, каждый из которых нагружен на n подобных ЛЭ и имеет m информационных входов (рис. 4.3). Число одновременно работающих ЛЭ в СБИС достигает несколько сотен тысяч.

При этом необходимо, чтобы каждый ЛЭ безошибочно выполнял свои функции и обеспечивал неискаженное преобразование. Поскольку индивидуальное согласование и регулировка ЛЭ в процессе изготовления, наладки и эксплуатации цифровых интегральных схем (ЦИС) и цифровых устройств исключены, то необходимо, чтобы сами ЛЭ обладали следующими фундаментальными свойствами.




Рис. 4.3. Фрагмент логической цепи.

1. *Совместимостью уровней сигналов 0 и 1 по выходам и входам.* Только в этом случае работоспособность цепочки обеспечивается без применения специальных элементов для согласования уровней сигнала.

2. *Достаточной нагрузочной способностью по входу и выходу.* Это необходимо для того, чтобы ЛЭ мог работать при поступлении нескольких входных сигналов и одновременно управлять несколькими ЛЭ. Нагрузочную способность ЛЭ принято характеризовать коэффициентом разветвления по выходу $K_{РАЗ}$ и коэффициентом объединения по входу $K_{ОБ}$. $K_{ОБ}$ равен тому предельно допустимому числу входов элемента, а $K_{РАЗ}$ равен тому предельно допустимому числу однотипных ЛЭ, подключенных к выходу элемента, при которых форма и амплитуда сигнала гарантируют безошибочную работу элемента.

3. *Способностью формировать (квантовать) сигнал.* Для функционирования ЦИС необходимо, чтобы сигнал, проходя через каждый ЛЭ, имел стандартные (асимптотические) амплитуду и длительность.

4. *Достаточной помехоустойчивостью.* Под помехоустойчивостью понимается свойство нечувствительности ЛЭ к помехам, если только эти помехи не превышают определенного уровня. В противном случае помехи производят ложный перевод ЛЭ из одного состояния в другое.

Параметры и формирующие свойства ЛЭ определяются по их статическим и динамическим характеристикам.

Основной статической характеристикой ЛЭ является зависимость напряжения на выходе от напряжения на одном из входов при заданных потенциалах на остальных входах. Такая характеристика называется *амплитудной передаточной характеристикой* (АПХ). Вид АПХ зависит

от типов электронных ключей, используемых в ЛЭ. Элемент, у которого низким входным напряжениям соответствуют высокие выходные, называется *инвертирующим*, а элемент, у которого низким входным напряжениям соответствуют низкие выходные — *неинвертирующим*. Оба типа характеристик показаны на рис. 4.4.




Рис. 4.4. Типовые амплитудные передаточные характеристики ЛЭ.

Передаточная характеристика позволяет проследить, как в ЛЭ формируются стандартные сигналы логических 0 и 1, их амплитудные значения, а также помехоустойчивость. Так как в ЦИС в основном применяются инвертирующие ЛЭ, рассмотрим АПХ инвертирующего ЛЭ (рис. 4.5).




Рис. 4.5. Квантование сигналов 0 и 1 в цепи инвертирующих элементов.

На передаточной характеристике можно отметить 5 важных точек – точки К, А, В, С, Д. Точка К соответствует пересечению характеристики ЛЭ с линией единичного усиления $U_{ВЫХ} = U_{ВХ}$ и называется *точкой квантования*. Положение этой точки задает значение входного (выходного) напряжения, называемого напряжением квантования. Точки А и В получены как пересечения характеристики ЛЭ с прямой, перпендикулярной к линии единичного усиления в точке К. В точках С и Д дифференциальный коэффициент передачи по напряжению $K_U = dU_{ВЫХ} / dU_{ВХ} = -1$.

Допустим, что на вход первого ЛЭ цепочки поступил сигнал произвольной амплитуды U_1 , удовлетворяющий, однако, условию $U_1 < U_{КВ}$. Проследим за изменениями амплитуды сигнала при его распространении по логической цепочке. Из рис. 4.5 видно, что входное напряжение на втором элементе будет равно U_2 , на третьем – U_3 и т.д.

Последовательность значений входных напряжений $U_1, U_2, U_3 \dots$ (по оси $U_{ВЫХ}$) быстро сходятся к значениям, соответствующим точке А. Аналогично, при $U_0 > U_{КВ}$ последовательности значений входных и выходных напряжений сходятся к значениям, соответствующим точке В. Таким образом, сигналы, пройдя через цепочку из 2-3х последовательно включенных ЛЭ, превращаются в сигналы двух строго определенных, дискретных (асимптотических) значений амплитуды.

Для определения зоны помехоустойчивости ЛЭ обратимся к рис. 4.6.

Точке А соответствует асимптотический уровень логической 1 на выходе $U^1_{ВЫХ} = U^1$, а точке В – уровень логического нуля на выходе $U^0_{ВЫХ} = U^0$. Точке А соответствует асимптотический уровень логического нуля на входе $U^0_{ВХ} = U^0$, а точке В – уровень логической единицы на входе $U^1_{ВХ} = U^1$. Разность $U_{л} = U^1_{ВЫХ} - U^0_{ВЫХ} = U^1 - U^0$ называется *логическим перепадом выходных уровней*. Входное напряжение соответствующее точке С, называется *пороговым напряжением* $U^0_{ПОР}$, а точка Д – *пороговым напряжением* $U^1_{ПОР}$.

Уровень допустимой входной помехи для комбинационных устройств задается как разность между напряжением квантования и соответствующим асимптотическим уровнем сигналов логического 0 и логической 1. В соответствии с этим различают уровни помехи по сигналам логического 0 и логической 1, которые находятся из соотношений:

$$U^0_{ПОМК} = |U_{КВ} - U_В|, \quad U^1_{ПОМК} = |U_{КВ} - U_А|.$$

В последовательных устройствах допустимая амплитуда помехи меньше, чем в комбинационных, и определяется выражениями:

$$U^0_{ПОМП} = |U^0_{ПОР} - U_В|, \quad U^1_{ПОМП} = |U^1_{ПОР} - U_А|.$$




Рис. 4.6. Зоны помехоустойчивости ЛЭ.

Нормативно – технической документацией на все виды ЦИС (комбинационные и последовательностные) устанавливается следующая единая система *статических параметров* и правил их определения:

- выходные и входные напряжения логического 0 и логической 1 (U^0 , U^1);
- входные и выходные пороговые напряжения логического 0 и логической 1 ($U^0_{ПОР}$, $U^1_{ПОР}$);
- входные и выходные токи логического 0 и логической 1 ($I^0_{ВХ}$, $I^1_{ВХ}$, $I^0_{ВЫХ}$, $I^1_{ВЫХ}$);
- токи потребления в состоянии логического 0 и логической 1 ($I^0_{ПОТ}$, $I^1_{ПОТ}$);
- потребляемая мощность ($P_{ПОТ}$);

- порог зоны переключения логического 0 ($U^0_{\text{пор}}$);
- порог зоны переключения логической 1 ($U^1_{\text{пор}}$);
- минимальный логический перепад ($U_{\text{л}} = U^1 - U^0$).

Кроме того, к статическим параметрам относятся помехоустойчивость логического 0 и логической 1, а также коэффициент объединения по входу $K_{\text{ОБ}}$ и коэффициент разветвления по выходу $K_{\text{РАЗ}}$, определение которых были даны выше.

К основным *динамическим параметрам* ЛЭ, определяемым по осциллограммам входного и выходного импульсов относятся:

$t^{1,0}$ – время перехода из состояния логической 1 в состояние логического 0;

$t^{0,1}$ – время перехода из состояния логического 0 в состояние логической 0;

$t_{\text{зао}}^{1,0}$ – время задержки включения – интервал времени, измеренный по уровням 0,1 входного импульса и 0,9 выходного;

$t_{\text{зао}}^{0,1}$ – время задержки выключения – интервал времени, измеренный по уровням 0,9 входного импульса и 0,1 выходного;

$t_{\text{зао,р}}^{1,0}$ – время задержки распространения сигнала при включении – интервал времени, определяемый по уровням 0,5 входного и выходного импульсов;

$t_{\text{зао,р}}^{0,1}$ – время задержки распространения сигнала при выключении – интервал времени, определяемый по уровням 0,5 входного и выходного импульсов.

При расчете временной задержки сигнала последовательно включенных ЛЭ используется средняя задержка распространения сигнала (приводится в справочниках)

$$\tau_{\text{зд.р.ср}} = 0,5(t_{\text{зд.р}}^{0,1} + t_{\text{зд.р}}^{1,0}).$$

Интегральные параметры отражают уровень развития технологии и схемотехники. Основными интегральными параметрами является работа переключения $A_{\text{п}}$ и уровень интеграции N .

Работа переключения определяется как произведение средней потребляемой элементом мощности на среднее время переключения

$$A_{\text{п}} = P_{\text{пот}} \cdot \tau_{\text{зд.р.ср}}.$$

По мере совершенствования технологии работа переключения непрерывно снижается, примерно на полтора порядка за десятилетие. По этому параметру можно производить сравнение различных типов ИС. Например, при одинаковых $A_{\text{п}} = \text{const}$ элемент обладает либо высоким быстродействием при сравнительно большом значении потребляемой мощности, либо, наоборот, очень низким значением потребляемой мощности при сравнительно низком быстродействии.

4.5. Ключи на биполярном транзисторе

Электронный ключ является главным элементом импульсных и цифровых (логических) устройств. Электронный ключ включается в цепь нагрузки и осуществляет ее периодическое замыкание и размыкание при воздействии внешнего управляющего сигнала. Ключ может находиться в двух стационарных состояниях: замкнутым и разомкнутым. При этом выходной сигнал ключа имеет два заметно отличающихся дискретных значения. Это свойство ключа позволило использовать его в качестве основного элемента логических схем, реализующих функции булевой алгебры.

Ключ состоит из двух элементов: переключающего (ПЭ) и нагрузочного (НЭ). Обобщенная структурная схема ключа приведена на рис. 4.7. ПЭ должен иметь два устойчивых состояния: разомкнутое и замкнутое. Этим условиям удовлетворяют биполярный и различные виды полевых транзисторов. НЭ выполняет функции ограничения тока, потребляемого схемой от источника питания.

При выборе вида ключей в ИМС важнейшим критерием является технологическая совместимость. Под технологической совместимостью понимают возможность изготовления различных схемных элементов в едином технологическом процессе. Предпочтение отдается схемам, содержащим однотипные элементы. Наилучшей технологичностью и универсальностью обладают ключи, в которых нагрузочным и переключающим элементами являются МДП – транзисторы.




Рис. 4.7. Структурная схема электронного ключа (инвертора).

На рис. 4.8 показана схема простейшего транзисторного ключа. Он представляет собой усилительный каскад на биполярном транзисторе, включенным по схеме с ОЭ, работающий в ключевом режиме. Управляемой является коллекторная цепь с источником питания $E_{п}$ и нагрузкой в виде резистора $R_{К}$. В управляющую (базовую) цепь включен источник управляющего сигнала $U_{ВХ}$ и последовательное сопротивление $R_{Б}$.




Рис. 4.8. Схема транзисторного ключа.

В соответствии с назначением ключа БТ должен находиться либо в режиме отсечки (транзистор закрыт), либо в режиме насыщения (транзистор открыт).

Транзистор перейдет в режим отсечки, только если на вход подан сигнал отрицательной полярности. Токи транзистора в режиме отсечки, как известно, равны

$$I_{Э} \approx 0, \quad I_{К} = I_{К0}, \quad I_{Б} = -I_{К0},$$

где знак «-» показывает, что базовый ток протекает в направлении, обратном направлению базового тока в активном режиме. Ток $I_{К0}$ в ключевом режиме называют *остаточным током*. Он очень мал, поэтому выходное напряжение близко к $E_{П}$

$$U_{ВЫХ} = E_{П} - I_{К0}R_{К} \approx E_{П},$$

что соответствует отключению нагрузки от цепи источника питания (ключ разомкнут).

Если $U_{ВХ}$ имеет положительную полярность и достаточно велико, то транзистор перейдет в активный режим или режим насыщения, т.е. будет открыт (ключ замкнут). В цепи нагрузки протекает ток

$$I_{К} = (E_{П} - U_{КЭ}) / R_{К},$$

а напряжение на выходе ключа равно $U_{ВЫХ} = U_{КЭ} = U_{ОСТ}$ и имеет специальное название *остаточное напряжение*. Остаточное напряжение в

режиме насыщения представляет собой разность напряжений $U_{ЭБ}$ и $U_{КБ}$ и всегда меньше остаточного напряжения в активном режиме. Поэтому активный режим работы транзистора в схеме ключа нежелателен, так как на транзисторе рассеивается дополнительная мощность $P_K = I_K U_{КЭ}$, снижающая КПД схемы. Для кремниевых транзисторов в режиме насыщения $U_{ОСТ} \approx 0,25В$, т.е. близко к нулю.

Легко видеть, что рассматриваемый ключ является инвертором, т.е. увеличение входного напряжения от отрицательных значений к положительным сопровождается уменьшением выходного напряжения $U_{КЭ}$ от $E_{П}$ до малого остаточного напряжения.

Вообще говоря, этот ключ – инвертор предназначен для работы с сигналами положительной полярности в положительной логике. Поэтому условие $U_{ВХ} < 0$ здесь не выполняется. Однако, практически кремниевый $p-n-n$ -переход остается запертым и при положительном напряжении, если $U_{ВХ} < 0,6 В$. При этом токи всех трех электродов транзистора обычно не превышают долей микроампера.

Остаточный ток и остаточное напряжение – главные статические параметры ключа. Ключевой режим БТ обеспечивается импульсным изменением токов и напряжений в большом диапазоне, т.е. в режиме большого сигнала. Поэтому нахождение параметров ключа в статическом режиме проводится с использованием графо – аналитического метода, рассмотренного в параграфе 1.6. Для этого нам понадобятся семейство статических выходных характеристик (рис. 4.9, а) и входная характеристика (рис. 4.9, б) при заданном значении напряжения $U_{КЭ}$ транзистора, используемого в ключе.




Рис. 4.9. Расположение рабочих точек ключа на статических характеристиках транзистора.

Проведем на семействе выходных характеристик нагрузочную прямую АВ, проходящую через точку В, где $U_{КЭ} = E_{П}$ и точку А, для которой $I_{К} = E_{К} / R_{К}$. Границу режима насыщения, дает точка Д. Границу режима отсечки, который наступает при $U_{КБ} = 0$, дает точка С.

В соответствии со сказанным, для работы в ключевом режиме рабочая точка транзисторного каскада должна находиться либо левее точки Д, либо правее точки С. Между этими точками каскад находится при переключении транзистора из насыщенного состояния в состояние отсечки или наоборот. Чем меньше транзистор находится в этом переходном состоянии, тем выше быстродействие ключа. Переходное состояние определяется процессами рассасывания заряда неравновесных неосновных носителей в базе и перезарядом барьерных емкостей. Зависимость базового тока от напряжения $U_{ВХ}$ в статическом режиме при заданном значении сопротивления $R_{Б}$ можно найти с помощью входной характеристики (рис. 4.9, б). Для этого надо построить нагрузочную прямую ЕФ. Точка Е определяется значением $U_{БЭ} = U_{ВХ}$, точка F – значением $U_{ВХ} / R_{Б}$. Точка К пересечения нагрузочной прямой с входной характеристикой определяет рабочие значения тока базы и напряжения $U_{БЭ}$. Изменение $U_{ВХ}$ во времени приводит к параллельному смещению прямой ЕФ и соответствующему смещению точки К (штриховые линии).

Для перехода в режим насыщения, характеризуемого точкой Д, необходимо увеличить входной ток $I_{Б}$ до значения $I_{Б,НАС}$, называемого *базовым током насыщения*. Соответствующее значение коллекторного тока называется *током насыщения коллектора* $I_{К,НАС}$, а напряжение – напряжением насыщения $U_{КЭ,НАС}$ или остаточным напряжением $U_{КЭ,НАС} = U_{ОСТ} = E_{П} - I_{К,НАС} R_{К}$. Очевидно, что

$$I_{К,НАС} = \beta I_{Б,НАС},$$

где $\beta = h_{21Э}$ – интегральный коэффициент передачи тока базы. Приближенно можно считать, что $I_{К,НАС} \approx E_{П} / R_{К}$. Тогда

$$I_{Б,НАС} \approx E_{П} / \beta R_{К}.$$

Базовый ток может превысить $I_{Б,НАС}$. Превышение базового тока принято характеризовать *коэффициентом насыщения*

$$S_{НАС} = I_{Б} / I_{Б,НАС}.$$

Увеличение $S_{НАС}$ приводит к снижению $U_{ВЫХ}$, т.е. снижает мощность, рассеиваемую в выходной цепи БТ. Однако чрезмерное увеличение $S_{НАС}$ приводит к значительному увеличению мощности, рассеиваемой во входной

цепи БТ. Расчеты показывают, что оптимальным является значение $S_{НАС} = 1,5 \dots 2,0$.

Рассмотренный простейший ключ имеет значительную инерционность, связанную с режимом работы транзистора. При переключении транзистора в режим насыщения требуется время для накопления большого количества неравновесных неосновных носителей в базе. Процесс накопления и, особенно, процесс рассасывания этих носителей, когда транзистор переходит из режима насыщения в режим отсечки, сравнительно медленный.

Для исключения времени рассасывания при заданном $I_{Б,НАС}$ используется ключ с нелинейной обратной связью, в котором транзистор работает на границе активного режима и режима насыщения (рис. 4.10).

Нелинейная обратная связь образуется с помощью диода, шунтирующего коллекторный переход транзистора при его смещении в прямом направлении. Когда транзистор закрыт, потенциал коллектора положителен относительно базы; следовательно, диод находится под обратным смещением и не влияет на работу ключа. При включении ключа потенциал коллектора становится меньше потенциала базы; диод отпирается и через него протекает часть входного тока, так что базовый ток транзистора остается равным значению $I_{Б,НАС}$. Транзистор работает на границе активного режима и режима насыщения. Накопления носителей заряда в базе не происходит, следовательно, время рассасывания при включении ключа равно нулю. Соответственно при запирании ключа будет отсутствовать этап рассасывания избыточного заряда.




Рис. 4.10. Схема транзисторного ключа с шунтирующим диодом Шоттки.

Однако, это справедливо, если падение напряжение на открытом диоде будет меньше падения напряжения на открытом коллекторном переходе. Поэтому для образования обратной связи используется диод Шоттки, имеющий падение напряжения в открытом состоянии $U_{дш} = 0,3 \text{ В}$ – меньше, чем падение напряжения на открытом кремниевом переходе $U_{кб} = 0,7 \text{ В}$.

Кроме того, отпадает необходимость в резисторе R_B , так как при прямом напряжении $U_{кб} = 0,3 \text{ В}$ переход транзистора считается закрытым.

Комбинация кремниевого транзистора и диода Шоттки в цепи обратной связи, выполненных в едином технологическом цикле, получила название транзистора с барьером Шоттки (рис. 4.11, а), условное обозначение которого приведено на рис. 4.11, б.




Рис. 4.11. Транзистор с барьером Шоттки (а) и его условное обозначение (б).

4.6. Ключи на полевых транзисторах

Наилучшей технологичностью и универсальностью обладают ключи, в которых нагрузочным и переключательным элементами являются МДП (МОП) - транзисторы одного типа. Поэтому их широко применяют в БИС и СБИС схемах с непосредственными связями. В БИС используются также ключи, в которых в качестве ПЭ применяют МДП – транзистор с индуцированным каналом, а в качестве НЭ – МДП – транзистор со встроенным каналом того же типа электропроводности. В таком ключе можно получить инвертор с нелинейной, квазилинейной и токостабилизирующей нагрузкой.

Рассмотрим поочередно статические параметры МДП – транзисторных ключей с динамической (транзисторной) нагрузкой и комплементарные ключи.

Ключ на одностипных МДП – транзисторах. Схема такого ключа, выполненного на МДП – транзисторах с индуцированным n – каналом показана на рис. 4.12.




Рис. 4.12. МДП – транзисторный ключ с динамической нагрузкой.

VT2 является НЭ, у которого затвор соединен со стоком. Такая нагрузка называется динамической. ВАХ VT2 в диодном включении получается из следующих соображений. Поскольку затвор соединен со стоком, то выполняется неравенство $U_{СИ} < (U_{ЗИ2} - U_{02})$, где U_{02} – пороговое напряжение транзистора, при превышении которого в нем образуется канал, и он открыт. Это означает, что транзистор находится в режиме насыщения. В этом режиме ВАХ VT2 запишется в виде

$$I_{с2} = \frac{B_2}{2} (U_{СИ2} - U_{02})^2 \quad (4.12)$$

Ключи на МДП – транзисторах, как и на БТ, в статическом режиме характеризуются остаточным током (в закрытом состоянии) и остаточным напряжением (в открытом состоянии).

Ключ работает следующим образом. Если на затвор VT1 подано напряжение $U_{ВХ} = U_{ЗИ1} < U_{01}$ (U_{01} – пороговое напряжение транзистора VT1), то он, а вместе с ним и ключ, закрыты. В закрытом состоянии через ключ протекает остаточный ток $I_{ОСТ}$, равный обратному току стокового $p - n$ перехода VT1. Его величина составляет не более $I_{ОСТ} = 10^{-9} - 10^{-10}$ А. Поэтому выходное напряжение близко к своему максимальному значению: $U_{ВЫХ} = E_{П}$ (точка А на рис. 4.13). Остаточное напряжение $U_{ОСТ}$ определим графо – аналитическим и аналитическим методами. Для этого достаточно иметь стоковую характеристику транзистора VT1, снятую при $U_{ЗИ1} = E_{П}$ (кривая 2) и построить нагрузочную линию транзистора VT2 по формуле (4.12) (кривая 1). Точка В пересечения нагрузочной линии с выходной характеристикой определяет рабочие значения остаточного выходного напряжения $U_{ОСТ}$ и тока насыщения ключа $I_{СН}$.




Рис. 4.13. Расположение рабочих точек на стоковой характеристике.

Аналитически ток насыщения ключа можно определить по формуле (4.12), если положить $U_{Cи2} = E_{П}$:

$$I_{CH} = \frac{B_2}{2} (E_{П} - U_{o2})^2 .$$

Умножая ток I_{CH} на сопротивление канала VT1 $R = 1/[B_1(U_{3и1} - U_{o1})]$, и полагая $U_{3и1} = E_{П}$, получаем остаточное напряжение в виде:

$$U_{ост} = \frac{B_2 (E_{П} - U_{o2})^2}{2B_1 (E_{П} - U_{o1})} . \quad (4.13)$$

Из формулы (4.13) следует, что для уменьшения остаточного напряжения необходимо, чтобы $B_2 \ll B_1$. Напомним, что значение относительной крутизны транзистора B в первую очередь определяется отношением ширины к длине канала Z/L . Отсюда у переключающего транзистора отношение Z/L должно быть как можно большим, а у нагрузочного — как можно меньшим. Технологически в ключах обеспечивается $B_1 / B_2 = 50 - 100$. Анализ статического режима и переходных процессов в ключе показывает, что оптимальным с точки зрения быстродействия и потребляемой мощности является напряжение питания $E_{П} = (2-3)U_0$. При этих условиях остаточное напряжение лежит в пределах 50 – 100 мВ.

Ключ на комплементарных МДП – транзисторах. Недостатком транзисторных ключей на одностипных МДП – транзисторах является тот факт, что во включенном состоянии транзистора через ключ протекает постоянный ток в статическом режиме. От указанного недостатка свободен ключ, выполненный на комплементарных МДП – транзисторах, т.е. на

транзисторах с каналами противоположного типа проводимости (рис. 4.14). В качестве ПЭ используется n -канальный МДП-транзистор, НЭ является p -канальный МДП-транзистор. Подложка n -МДП подключается к положительному полюсу источника питания, а подложка p -МДП к точке с наименьшим потенциалом. Входной сигнал подается к затворам обоих транзисторов одновременно. Схема работает следующим образом. Если $U_{BX} = 0$, то $U_{ЗН1} = 0$, и следовательно, n -канальный VT1 закрыт. В то же самое время при $U_{BX} = 0$ напряжение на затворе VT2




Рис. 4.14. КМДП.

Тогда выходное напряжение практически равно напряжению питания:

$$U_{ВВХ} = E_{П} - |U_{СН2}| \approx E_{П}.$$

Пусть теперь $U_{ВХ} = E_{П}$. Тогда $U_{ЗН1} > U_{01}$, а $U_{ЗН2} = 0$. Значит, теперь n -канальный VT1 открыт, а p -канальный VT2 заперт. При этом ток в общей цепи по прежнему равен $I_{ОСТ}$. Остаточное напряжение на выходе ключа находится из выражения (4.13), заменив местами индексы:

$$U_{ОСТ1} = \frac{I_{ОСТ2}}{B_1(E_{П} - U_{01})} \approx 2-3 \text{ мкВ}.$$

Малое остаточное напряжение является важным преимуществом комплементарных ключей. Другой важной особенностью этих ключей является то, что они практически не потребляют мощность в обоих состояниях.

Контрольные вопросы

1. В чем отличие позиционной системы счисления от непозиционной?
2. Как осуществляется перевод числа из одной системы счисления в другую?
3. Что называется булевыми константами и переменными в алгебре логики?
4. Назовите основные операции булевой алгебры. Как они описываются с помощью таблиц истинности; с помощью алгебраических выражений?
5. Приведите пример счисления функции алгебры логики в словесной форме; в виде таблицы истинности; в виде алгебраического выражения.
6. Какая операция называется суперпозицией функций?
7. Что называют функционально полным набором?
8. Какие функции из двух переменных образуют функционально полный набор?
9. Какой набор функций называют основным функционально полным набором?
10. Какая физическая величина в цифровых схемах отождествляется двумя возможными значениями логической переменной?
11. Назовите два способа кодирования дискретного напряжения.
12. Назовите четыре варианта кодирования логического сигнала при потенциальном способе кодирования.
13. Что называется передаточной характеристикой логического элемента?
14. Какие типы передаточных характеристик Вы знаете?
15. Какие требования предъявляются к передаточным характеристикам цифровых схем?
16. Назовите статические параметры логических переменных.
17. Назовите динамические параметры логических переменных.
18. Какими параметрами характеризуются ключи на транзисторах?
19. Из каких элементов состоит электронный ключ?
20. Какие приборы применяются при построении электронного ключа?
21. Назовите типы ключей, применяемых в ЦИС?
22. Какие преимущества имеет ключ на транзисторе с барьером Шоттки перед ключом на БТ?

5.1. Общие сведения

Логическими интегральными схемами или логическими элементами (ЛЭ) называют электронные схемы, предназначенные для логического преобразования информации, представленной в виде двоичных чисел.

ЛЭ выпускаются промышленностью в виде серий различной степени сложности. Под серией понимают совокупность ИМС, которые могут выполнять различные функции, имеют единое конструктивно – технологическое исполнение и предназначены для совместного применения. Тем не менее, в каждой серии имеется базовый ЛЭ, который является основой других схем данной серии (ЛЭ, триггеров, счетчиков, регистров и т.п.).

В настоящее время при разработке ЦИС наибольшее распространение получили базовые ЛЭ:

- транзисторно – транзисторной логики;
- эмиттерно – связанной логики;
- интегрально – инжекционной логики;
- логики на однотипных МДП – транзисторах;
- логики на комплементарных МДП – транзисторах.

Схемные варианты базовых ЛЭ принято называть *транзисторными логиками*. Тип логики определяется по типу применяемых электронных ключей и способу организации связи между элементами. Ни один из указанных типов ЛЭ не может в полной мере отвечать всем основным требованиям схемотехники по быстродействию, потребляемой мощности, плотности упаковки и технологичности. Поэтому выбор той или иной базовой схемы при реализации ИС зависит от технических требований заказчика и условий их эксплуатации.

5.2. Элементы транзисторно – транзисторной логики

Электрическая схема ТТЛ с простым инвертором приведена на рис. 5.1. Элемент состоит из ключа – инвертора на транзисторе VT_1 , управляемого переключателем тока I_0 на многоэмиттерном транзисторе (МЭТ) с двумя логическими входами. МЭТ – специфический компонент ЛЭ ТТЛ – типа МЭТ представляет собой совокупность транзисторных структур, имеющих общую базу и общий коллектор. Число входов (эмиттеров) стандартных схем $K_{об} \leq 8$. В составе элемента ТТЛ – типа МЭТ может работать либо в инверсном режиме, либо в режиме насыщения. Структура и технология

изготовления МЭТ такова, что инверсный коэффициент усиления по току $\beta_{и}$ очень мал и типичные значения лежат в пределах 0,01-0,05.




Рис. 5.1. ЛЭ ТТЛ с простым инвертором.

Прежде чем перейти к механизму работы ТТЛ и других типов ЛЭ на БТ, остановимся на элементарных соотношениях, необходимых для анализа в целом.

Учитывая, что транзисторы в ЛЭ работают в режиме ключа, при анализе используется понятие открытого или закрытого $p-n$ перехода. Напомним, что если прямой ток перехода лежит в диапазоне $I = 10^{-3} \div 10^{-4}$ А, то такой диапазон называют *нормальным токовым режимом*. При этом напряжение U на *кремниевом* переходе меняется всего $0,70 \div 0,63$ В. В другом диапазоне токов $I = 10^{-5} \div 10^{-6}$ А (этот диапазон называют *микрорежимом*) соответствующие значения напряжения составляют $0,57 \div 0,52$ В.

Таким образом, в зависимости от диапазона токов прямые напряжения несколько различаются, но их можно считать постоянным и рассматривать как параметр *открытого перехода*. Для него вводится специальное обозначение U^* . При комнатной температуре в нормальном режиме $U^* = 0,7$ В, а в микрорежиме $U^* = 0,5$ В. Если прямое напряжение всего на 0,1 В меньше напряжения U^* , переход считается *практически закрытым*, поскольку токи при таких напряжениях в десяток раз меньше номинальных.

Для получения высокого быстродействия транзисторы в ТТЛ работают в нормальном токовом режиме. Поэтому при анализе статического режима схемы приняты следующие упрощения:

- если через $p-n$ переход протекает прямой ток, то переход открыт и напряжение на переходе равно $U^* = 0,7$ В;
- если напряжение на $p-n$ переходе обратное, либо прямое, но меньше U^* , то переход закрыт, и ток через него считается равным нулю;
- если транзистор в режиме насыщения, то напряжение на промежутке коллектор – эмиттер равно $U_{КЭ,НАС}^* = 0,3 \div 0,4$ В.

Перейдем к рассмотрению механизма работы ЛЭ ТТЛ. Согласно способу включения потенциал базы МЭТ (точка Б) всегда выше потенциала его коллектора. Следовательно, КП МЭТ будет всегда находиться в состоянии прямого смещения. Что касается ЭП этого транзистора, то их включение зависит от потенциалов эмиттеров относительно общей шины.

Допустим, что потенциалы всех входов имеют максимальную величину, равную напряжению питания. Очевидно, что это и есть уровень логической 1, т.е. $U^1 = E_{\Pi}$. Тогда все ЭП окажутся включенными в обратном направлении, так как потенциал базы (точки Б) за счет падения напряжения на $R1$ окажется ниже потенциала эмиттеров. Весь комплект параллельно работающих транзисторов, входящих в МЭТ, окажется в инверсном включении. Поскольку, как было сказано, коэффициент $\beta_{И}$ мал, то ток эмиттеров при расчетах принимают равным нулю, а весь ток I_0 протекает через последовательно включенные КП МЭТ и ЭП VT1 на корпус. Величина тока I_0 ограничивается только значением сопротивления резистора $R1$ и равна

$$I_0 = (E_{\Pi} - 2U^*) / R1 .$$

Сопротивление $R1$ подбирают таким, чтобы ток коллектора МЭТ, а значит и ток базы VT1 имел значение, соответствующее условию насыщения транзистора VT1. Транзистор VT1 открывается и выходное напряжение становится равным $U_{КЭ,НАС}^*$. Это значение и есть уровень логического нуля, т.е. $U^0 = U_{КЭ,НАС}^* \leq 0,4$ В. Значит, при логической 1 на всех входах, на выходе получается логический 0.

Допустим теперь обратное. Пусть потенциалы входов (эмиттеров) равны нулю или близки к этому значению: $U_X = U^0 = 0$. Тогда все ЭП будут смещены в прямом направлении, как и КП. Все транзисторы МЭТ перейдут в режим насыщения. В этом случае ток I_0 может протекать как через открытые ЭП, так и через открытый КП МЭТ. При протекании тока через ЭП транзистора МЭТ напряжения на этих переходах одинаковы и равны $U^* = 0,7$ В. Следовательно, потенциал базы МЭТ равен $+0,7$ В. При параллельно соединенных ЭП их можно рассматривать как один ЭП, имеющий вдвое крупно большую площадь.

Прямой ток через КП транзистора МЭТ практически равен нулю, так как последовательно с ним включен ЭП транзистора VT1. Чтобы протекал ток по этой цепи, потенциал базы МЭТ должен составлять $2U^* = 1,4$ В. Следовательно транзистор VT1 закрыт, остаточные токи эмиттера и коллектора можно считать равными нулю, а выходное напряжение близко к E_{Π} , т.е. представляет уровень логической единицы $U^1 = E_{\Pi}$. Очевидно, что ток I_0 определяется следующим выражением:

$$I_0 = (E_{\Pi} - U^*) / R1 .$$

Если логический 0 подан только на один вход, а на другие поданы логические 1, то транзистор VT1 все равно окажется закрытым. Таким образом, логическая 1 на выходе будет иметь место, если логический 0 подан хотя бы на один из входов. Логический 0 на выходе имеет место тогда и только тогда, когда на всех входах имеет место логическая 1. Таким образом, данная схема реализует логическую операцию 2И-НЕ, где цифра 2 означает число входов ЛЭ.

Рассмотренный базовый элемент ТТЛ обладает небольшой нагрузочной способностью и сравнительно малым быстродействием. Обусловлено это следующими обстоятельствами. Значение сопротивления резистора R_2 должно быть *большим* (несколько кОм) для обеспечения режима насыщения VT1 в открытом состоянии. Но тогда уровень логической 1 при закрытом состоянии транзистора становится сильно зависящим от сопротивления нагрузки Z_H . Под Z_H понимаются комплексное сопротивление p подобных ЛЭ, подключенных к выходу данного ЛЭ. В состоянии логического 0 (открытый транзистор VT1) уровень выходного напряжения также в значительной мере зависит от сопротивления нагрузки, вследствие сравнительно низкого значения коэффициента передачи по току системы МЭТ-VT1. Связано это с тем, что при инверсном включении коэффициент передачи тока β_H в МЭТ существенно меньше 1, тогда как в активном режиме он близок к 1. Все это и определяет низкое значение нагрузочной способности ЛЭ этого типа.

Быстродействие ЛЭ определяется его динамическими параметрами, определяемых крутизной фронтов нарастания и спада входного и выходного напряжений. Поскольку каждый ЛЭ представляет собой некоторую RC систему, то крутизна изменения напряжений в ней будет в основном определяться длительностью времени заряда и разряда емкости C_H ЛЭ. Емкость C_H – это емкость p - n переходов и совокупная емкость соединений, выводов и т.д. Таким образом, при анализе быстродействия мы обязаны рассматривать подключенный к выходу данного элемента другой элемент как RC – нагрузку. В схеме рис. 5.1 при переходе ЛЭ из состояния логического 0 на входе в состояние логической 1 транзистор VT1 закрывается. Поэтому зарядка нагрузочной емкости происходит через резистор R_2 . Поскольку сопротивление R_2 велико, то и постоянная времени заряда $\tau_c = R_2 \cdot C$ значительна. При обратном переключении ЛЭ разряд нагрузочной емкости происходит через насыщенный транзистор VT1. Но поскольку коэффициент передачи по току β_H небольшой, то и постоянная времени разряда τ_p также имеет значительную величину.

Из-за перечисленных недостатков схема, показанная на рис. 5.1, не нашла широкого применения. Ее используют в основном в микросхемах с открытым коллектором (рис. 5.2) для включения внешних элементов индикации.

Наибольшее распространение получили схемы ТТЛ – типа со сложным инвертором, одна из которых приведена на рис 5.3.




Рис. 5.2. Схема расширителя по ИЛИ серии ТТЛ.




Рис. 5.3. ЛЭ ТТЛ со сложным инвертором.

Сложный инвертор состоит из двухтактного выходного каскада (транзисторы VT_2 и VT_3 , резистор R_4 и диод VD), управляемого фазорасщепляющим каскадом (транзистор VT_1 , резисторы R_2 и R_3).

В соответствии с понятием фазы в закрытом состоянии транзистора VT_1 на его коллекторе (точка A) появляется высокий потенциал и транзистор VT_2 оказывается открытым. В открытом состоянии транзистора VT_1 высокий потенциал появляется на эмиттере VT_1 (точка B), открывающий транзистор VT_3 . Следовательно, транзисторы VT_2 и VT_3 открываются попеременно (в разные такты), что и определило название выходного каскада как двухтактный.

Рассмотрим порядок работы схемы. Как и в ТТЛ с простым инвертором при действии на одном из входов логического нуля транзистор VT_1 закрыт. В результате транзистор VT_2 оказывается открытым, а VT_3 -

закрытым. Нагрузочная емкость C_H в отличие от схемы рис. 5.1 теперь заряжается через резистор R_4 с малым сопротивлением (150 Ом) и открытые транзистор VT_2 и диод VD . Резистор R_4 предохраняет транзистор VT_2 и диод VD от перегрузки при случайном замыкании выхода на землю. С другой стороны, он предотвращает появление кратковременных мощных импульсов тока в момент переключения выходного каскада, когда транзистор VT_2 уже откроется, а транзистор VT_3 еще не закроется. Мощные импульсы тока могут привести к появлению импульсной помехи. При переключении элемента, когда VT_2 закрывается, а VT_3 открывается, разряд нагрузочной емкости C_H происходит через малое сопротивление насыщенного транзистора VT_3 . Этим и обеспечивается повышение быстродействия элемента.

Поясним роль диода VD . Допустим, что диод отсутствует. В этом случае при включении элемента, т.е. когда VT_3 открыт транзистор VT_2 , должен быть закрыт, т.е. напряжение $U_{БЭVT_2}$ должно быть меньше 0,7 В. Найдем напряжение $U_{БЭVT_2}$. Для этого запишем следующие соотношения по напряжению в выходной части элемента: $U_{БVT_2} = U_{БЭVT_2} + U_{КЭ.НАС.VT_1} = 1$ В; $U_{ЭVT_2} = U_{КЭ.НАС.VT_3} = 0,3$ В. Тогда $U_{БЭVT_2} = U_{БЭVT_3} + U_{КЭ.НАС.VT_1} - U_{КЭ.НАС.VT_3} = 0,7$ В.

При этом напряжении транзистор VT_2 будет открыт. Таким образом, транзистор VT_2 при отсутствии диода VD может оказаться открытым, а напряжение $U_{ВЫХ}$ — неопределенным. При включении в схему диода VD при открытом транзисторе VT_3 напряжение $U_{БЭVT_2} + U_{VD} > U_{БЭVT_3} + U_{КЭ.НАС.VT_1} - U_{КЭ.НАС.VT_3}$; $U_{БЭVT_2} + U_{VD} > U_{БЭVT_3}$. Подставив соответствующие значения, получим $1,4 > 0,7$ В. Таким образом, диод VD выполняет функцию сдвига уровня потенциала и обеспечивает надежное запирающее транзистора VT_2 , когда на выходе напряжение U^0 .

Нагрузочную способность или **коэффициент K_{PA3}** определяют исходя из максимального тока коллектора транзистора VT_3 . В этом случае можно записать

$$K_{PA3} = I_{Kmax} / I_{ax}^0,$$

где I_{ax}^0 — справочный параметр. Так как $I_{Kmax} = E_{П}/R_4 = 30$ мА, то $K_{PA3} = 22$ при $I_{ax}^0 = 1,35$ мА.

В заключении отметим, что изображенные пунктиром на рис. 5.3 во входных цепях диоды называются **антизвонными** и предназначены для ограничения амплитуды отрицательных сигналов (помех), отраженных от концов несогласованных линий. Делясь между двумя переходами (p - n переходом диода и эмиттерным переходом МЭТ), такой сигнал не сможет вызвать ложного переключения ЛЭ.

В настоящее время разработано большое количество модификаций базовых элементов ТТЛ. Каждая модификация отличается параметрами или дополнительными возможностями.

Например, использование в выходном каскаде дополнительного составного транзистора с большим коэффициентом усиления по току повышает нагрузочную способность (рис. 5.4, а). Принцип работы схемы такой же. Составной транзистор (транзисторы VT4 и VT2) образуют динамическую нагрузку инвертора VT3. Такое решение позволяет примерно вдвое снизить номиналы всех резисторов и тем самым повысить быстродействие и нагрузочную способность. Наличие между точками А и В двух последовательно включенных переходов транзисторов делает излишним диод VD.

В схеме на рис. 5.4, б увеличение быстродействия элементов TTL достигается путем использования диодов и транзисторов Шоттки (ТТЛШ). Они позволяют существенно уменьшить либо полностью исключить время рассасывания избыточного заряда в базах транзисторов и тем самым снизить величину задержки выключения. Выигрыш в быстродействии приводит к ухудшению статических параметров ТТЛШ. В частности уменьшается пороговое напряжение и увеличивается $U_{ВЫХ}^0$, что снижает помехоустойчивость по сравнению с обычной схемой. ТТЛШ является элементной базой БИС.

При разработке двунаправленных информационных шин или магистральных устройств, требуется соединять выходы нескольких схем. Если соединить элементы, когда один из них имеет на выходе низкий уровень $U_{ВЫХ}^0$, а другой – высокий $U_{ВЫХ}^1$, то через последовательно соединенные транзисторы VT2 одного элемента и транзистор VT3 другого потечет значительный сквозной ток $I_{скв} \approx (E_{П} - U^*) / R4$. Этот ток в несколько раз превышает ток питания в статическом режиме. При этом резко возрастает потребляемая мощность и возможен выход схемы из строя, так как транзисторы VT2, VT3 и диод VD не рассчитаны на длительное прохождение больших токов. Чтобы этого не произошло для этих целей разработаны элементы TTL – типа с тремя выходными состояниями: два состояния – это обычные уровни $U_{ВЫХ}^0$ и $U_{ВЫХ}^1$, а третье состояние обеспечивает режим с «бесконечно большим» выходным сопротивлением, в котором элемент полностью отключается от нагрузки, т.е. не потребляет и не отдает ток. Для этого в схему со сложным инвертором включают дополнительный транзистор VT4 и резистор R5 (рис. 5.4, в). При подаче на управляющий вход Z напряжения $U_{ВХ}^0$ транзистор VT4 закрыт и схема работает, как обычный элемент. При подаче на вход Z напряжения $U_{ВХ}^1$ транзистор VT4 входит в режим насыщения, а VT1, VT2 и VT3 закрываются (третье состояние). Это третье состояние не зависит от комбинаций информационных сигналов на логических входах. Выходы таких элементов можно присоединять к общей нагрузке, так как в любой момент времени нагрузка «обслуживается» только одним элементом, а все остальные находятся в третьем состоянии.




Рис. 5.4. Варианты схем модифицированных элементов ТТЛ – типа.

Кроме рассмотренных, другие серии ТТЛ включают в состав некоторые специализированные элементы. Они предназначены для расширения функциональных возможностей этих серий. Рассмотрим одну из них.

Элемент И-НЕ с открытым коллектором. Он предназначен для согласования логических схем с внешними исполнительными и индикаторными устройствами, например, светодиодами индикаторами, лампами накаливания, обмотками реле и т.д.

На рис. 5.4, г представлена схема элемента индикации с использованием лампы накаливания (ЛН) на основе ЛЭ И-НЕ с открытым коллектором. Лампа накаливания является нагрузкой в цепи коллектора VT2 и служит в качестве визуального индикатора логического состояния. Индикатор светится, если на всех входах действуют уровни U^1 . Индикатор не светится, если на одном и нескольких входах действует уровень U^0 . Резистор

R4 обеспечивает защиту транзистора VT2: в холодном состоянии сопротивление нити накаливания ЛН мало и при включении VT2 в цепи коллектора появляется скачок тока, который может превысить допустимый ток.

Справка. Промышленностью выпускались несколько разновидностей серий элементов ТТЛ – типа (стандартные 133, 155; с высоким быстродействием 130, К131; микроомная 134; с диодами Шоттки 530, К531; микроомная с диодами Шоттки К555). Основные параметры этих элементов приведены в таблице 5.1.

таблица 5.1

Разновидностей серий элементов ТТЛ

Параметр ЦИС ТТЛ	серия				
	стандартная	высокого быстродействия	микроомная	с диодами Шоттки	
				К155	К555
$I_{ВХ}^p$, МА	1,6	2,3	0,15	2	1
$I_{ВХ}^j$, МА	0,04	0,07	0,01	0,05	0,05
$U_{ВЫХ}^j$, В	0,4	0,35	0,3	0,5	0,5
$U_{ВЫХ}^l$, В	2,4	2,4	2,4	2,7	2,7
$K_{РАЗ}$	10	10	10	10	10
$K_{ОБ}$	8	8	2	4	2
$t_{30p.cp}$, нс	20	10	70	5	20
$P_{ПОТР}$, мВт	22	44	5	19	3,7
f_T , МГц	10	30	3	50	10

Элементы ТТЛ относятся к потенциальным элементам: при построении схем персональных компьютеров на их основе они соединяются между собой гальваническими связями, т.е. без конденсаторов и трансформаторов. Асимптотические значения логической единицы и логического нуля представляются напряжениями $U^l \geq 2,4$ В; $U^0 \leq 0,4$ В, $U_L = U^l - U^0 = 2$ В. Указанные выше серии обладают функциональной и технической полнотой, т.е. обеспечивают выполнение любых арифметических и логических операций, а также хранение, вспомогательные и специальные функции.

Основным ЛЭ ТТЛ – типа является элемент Шеффера, реализующий операцию логического умножения с отрицанием, т.е. И-НЕ. На рис. 5.5 показано условное графическое обозначение элемента Шеффера, где X1, X2 – входы, Y – выход. Минимальное число входов равно двум. Логика работы элемента Шеффера на два входа представлена таблицей истинности (таблица 5.2).




Рис. 5.5. Условное графическое обозначение двухвходового элемента Шеффера

Таблица истинности двухвходового элемента Шеффера

x_1	x_2	$y = x_1 \cdot x_2$
0	0	0
0	1	0
1	0	0
1	1	1

5.3. Базовые логические элементы эмиттерно – связанной логики

Причиной появления ЛЭ эмиттерно – связанной логики (ЭСЛ) явилось желание повысить быстродействие цифровых устройств. В ЛЭ ТТЛ – типа переключаемый транзистор либо закрыт, либо открыт и работает в режиме насыщения, когда в базе БТ накапливается значительный избыточный заряд неосновных носителей. Поэтому переход транзистора из одного состояния в другое процесс долговременный, что и ограничивает быстродействие ЛЭ ТТЛ – типа. Для существенного уменьшения инерционности ключей на БТ необходимо создание схем, в которых переключаемый транзистор в открытом состоянии остается в активном режиме.

Одним из таких схемотехнических решений и является ЭСЛ. Ненасыщенный режим работы БТ позволяет увеличить рабочие токи, необходимые для быстрой перезарядки нагрузочных и паразитных емкостей, и, таким образом, свести к минимуму время включения переключаемого элемента без увеличения времени выключения БТ. Поэтому элементы ЭСЛ обладают наибольшим быстродействием среди ЛЭ.

Основу элемента ЭСЛ составляет переключатель тока (рис. 5.6).




Рис. 5.6. Переключатель тока.

Он, подобно дифференциальному усилителю, состоит из двух симметричных плеч, каждое из которых содержит транзистор и резистор. В общей эмиттерной цепи действует генератор стабильного тока (ГСТ) I_0 .

В отличие от ДУ один из входов подключен к источнику постоянного напряжения U_0 , называемого опорным. Величина тока I_0 соответствует нормальному активному токовому режиму работы транзистора и составляет в базовых схемах ЭСЛ значительную величину $I_0 = 0,5 \div 2$ мА. Из-за наличия ГСТ при любых значениях потенциалов баз напряжения на эмиттерных переходах автоматически устанавливаются такими, что сумма токов всегда равна

$$I_{Э1} + I_{Э2} = I_0 \quad . \quad (5.2)$$

В активном режиме зависимость тока эмиттера от напряжения база – эмиттер для входного транзистора VT1 аппроксимируется выражением

$$I_{Э1} = I_{Э01} e^{(U_{Б1} - U_0) / \varphi_T} \quad , \quad (5.3)$$

а для транзистора VT2

$$I_{Э2} = I_{Э02} e^{(U_0 - U_{Б2}) / \varphi_T} \quad . \quad (5.4)$$

В этих выражениях $I_{Э0}$ – остаточный ток эмиттера при $U_{ЭБ} = 0$ и $U_{КБ} \neq 0$. В интегральном исполнении $I_{Э01} = I_{Э02}$. $\varphi_T = kT/q = 0,025$ В при комнатной температуре.

Используя (5.2), (5.3) и (5.4), получим, что

$$I_{Э1} = \frac{I_0}{1 + e^{\frac{U_0(1 - U_{Б1})}{U_0} / \varphi_T}} \quad , \quad I_{Э2} = \frac{I_0}{1 + e^{\frac{-U_0(1 - U_{Б2})}{U_0} / \varphi_T}} \quad . \quad (5.5)$$

Схема симметрична, поэтому при равенстве потенциалов баз на обоих БТ ($U_{БX} = U_0$) через каждое плечо течет ток $I_0/2$.

Пусть опорное напряжение $U_0 = 1,2$ В. Если $U_{БX}$ уменьшить на величину $\Delta \leq 0,1$ В, то согласно (5.5) ток $I_{Э1}$ уменьшится до 1 %, а ток $I_{Э2}$ увеличится до 99 % от I_0 .

Значит при входном сигнале $U_{БX} \leq U_0 - \Delta$ (логический ноль) транзистор VT1 будет заперт, а через транзистор VT2 будет протекать полный ток I_0 .

Если, наоборот, увеличить $U_{БX}$ на величину $\Delta \geq 0,1$ В, то согласно (5.5) ток $I_{Э1}$ увеличится до 99 %, а ток $I_{Э2}$ уменьшится до 1 % от I_0 . Значит при входном сигнале $U_{БX} \geq U_0 + \Delta$ (логическая единица) транзистор VT2 можно считать запертым, а весь ток I_0 протекает через транзистор VT1. Получили идеальный переключатель тока. Его недостатком является малый логический

перепад, так как область переключения определяется изменением входных сигналов от опорного значения U_0 на величину $U_{\Pi} = U'_{ВХ} - U_{ВХ} = 2\Delta \approx 0,3$ В. Соответственно оказывается низкой и помехоустойчивость. Однако именно за счет малого логического перепада, а также отсутствия режима насыщения время переключения токового переключателя достаточно мало и не превышает 3 нс.

Определим теперь максимальное значение $U'_{ВХ}$, при котором транзистор остается в активном режиме. Для этого необходимо выполнить условие $U_{КБ} \geq 0$ ($U_K \geq U_B$). Потенциал базы транзистора определяется входным сигналом, а потенциал коллектора выражением

$$U_K = E_{\Pi} - \alpha I_{\Pi} R_K \quad (5.6)$$

Тогда максимальное значение $U'_{ВХ}$, при котором транзистор остается на границе активного режима ($U_K = U_B$), определяется из следующего соотношения

$$U'_{ВХ} = E_{\Pi} - \alpha I_{\Pi} R_K = U_0 + \Delta \quad (5.7)$$

Чтобы выполнялось условие (5.7) сопротивление резисторов R_K выбираются достаточно малыми (порядка 200 Ом), чтобы при заданных E_{Π} , U_0 и $U'_{ВХ}$ обеспечить активный режим работы транзисторов.

Отдельные ключи (переключатели) главным образом используются в аналоговых схемах. В логических схемах переключатели соединены так, что выход каждого переключателя работает на один или несколько входов других переключателей, в том числе и на однотипные. Для обеспечения работоспособности цепочки переключателей должна быть обеспечена совместимость уровней логической единицы и логического нуля по выходам и входам. К сожалению, в данного вида переключателях совместимость уровней отсутствует, так как выходное напряжение, снимаемое с выходов $U1$ и $U2$ всегда больше U_0 . Поэтому непосредственное последовательное включение таких переключателей невозможно. Для этого применяют специальные согласующие каскады называемые устройствами сдвига уровня. Простейшей схемой сдвига уровня является эмиттерный повторитель. В повторителе уровень выходного (эмиттерного) потенциала ниже уровня базового потенциала на величину U' .

Чтобы переключатель тока превратить в логический элемент ЭСЛ необходимо заменить левое его плечо параллельным соединением нескольких (по числу входов) транзисторов. Электрическая схема двухвходового элемента ЭСЛ показана на рис. 5.7.

Отпирание любого из транзисторов VT1 и VT2 (или вместе) приводит к переключению тока I_0 из правого плеча схемы в левое.




Рис. 5.7. Двухвходовый ЛЭ ЭСЛ.

Эмиттерные повторители VT4 и VT5 смещают уровни коллекторных потенциалов на величину U^* , тем самым, обеспечивая работоспособность цепочки ЭСЛ.

Пусть на оба логических входа поданы потенциалы логического нуля. Тогда транзисторы VT1 и VT2 закрыты, а транзистор VT3 открыт. Следовательно, на выходе Y1 установится уровень логической единицы. Учитывая, что транзисторы VT1 и VT2 закрыты, потенциал их коллекторов $U_{K1,2} = E_{\Pi}$. Вычитая напряжение U^* на эмиттерном переходе VT4, получаем, что уровень логической единицы равен U^1

$$U^1 = E_{\Pi} - U^* \quad (5.8)$$

Транзистор VT3 вместе с повторителем VT5 тоже выполняет логическую функцию. Когда $X1=X2=U_0$ транзистор VT3 открыт, а значит на выходе Y2 получается напряжение логического нуля U^0 . Положим, что открытый транзистор VT3 находится на границе насыщения, т.е. $U_{КБ3} = 0$. Тогда остаточное напряжение на транзисторе равно напряжению на эмиттерном переходе $U_{ОСТ} = U^*$. Вычитая U^* и подставляя (5.8), получаем уровень логического нуля.

$$U^0 = E_{\Pi} - 2U^* \quad (5.9)$$

Используя выражения (5.8) и (5.9) найдем значение логического перепада

$$U_{\Pi} = U^1 - U^0 = U^* \approx 0,7 \text{ В.}$$

Пусть теперь на один из входов, например $X1$ подан потенциал логической единицы. Тогда транзистор $VT1$ откроется, а транзистор $VT3$ закроется. В результате на выходе $Y1$ будет напряжение логического нуля, а на выходе $Y2$ – логическая единица. Ситуация не изменится если потенциал логической единицы подан на оба входа. Составив таблицу истинности, получим таблицу 5.4. Это означает, что по выходу $Y1$ схема выполняет логическую операцию $Y1 = \bar{X1} + \bar{X2}$, а по выходу $Y2$ – логическую операцию $Y2 = X1 + X2$.

Отметим, что введение эмиттерных повторителей на выходе увеличило логический перепад до 0,7 В и повысило помехоустойчивость примерно до 0,3 В. Кроме того, благодаря малому выходному сопротивлению эмиттерного повторителя повышается нагрузочная способность схемы и ускоряется перезаряд нагрузочной емкости.

Недостатком ЭСЛ – схемы с заземленной минусовой шиной является зависимость логических уровней выходного сигнала от напряжения источника питания. Это следует из (5.8) и (5.9). Кроме того, при коротком замыкании выходной шины на «землю» транзистор эмиттерного повторителя выходит из строя.

Указанные недостатки легко устранить, заземлив плюсовую шину источника питания E_n . Тогда будем иметь:

$$U^1 = -E_n + U^1 = -U^* = -0,7 \text{ В};$$

$$U^0 = -E_n + U^0 = -2U^* = -1,4 \text{ В}.$$

При этом, естественно, принцип работы схемы остается прежним.

Принципиальная электрическая схема базового ЛЭ ЭСЛ серии 500 приведена на рис. 5.8.




Рис. 5.8. Схема двухвходового типового ЛЭ ЭСЛ серии 500.

Генератор (источник) постоянного тока I_0 можно осуществить разными способами. В данной схеме в качестве источника тока использован токостабилизирующий резистор R_3 , сопротивление которого должно быть намного больше максимально возможного значения сопротивления R_1 (R_2). В таком источнике значение I_0 при переключении не остается строго постоянным, но это не сказывается на величине U^0 и U^1 .

Величина опорного напряжения U_0 , а также U^0 и U^1 изменяются под влиянием температуры и других факторов. Так как помехоустойчивость в схемах ЭСЛ невелика, то для сохранения работоспособности схем в широком диапазоне рабочих условий применяется термостабилизированный источник опорного напряжения на делителе R_5 , $VD1$, $VD2$, R_4 и эмиттерном повторителе $VT5$, $R0$. Диоды $VD1$ и $VD2$ обеспечивают температурную компенсацию изменения тока I_0 из-за изменения напряжения $U_{БЭ}$ транзисторов. Резистор $R0$ служит для увеличения тока эмиттера транзистора $VT5$ и, как следствие, увеличение его коэффициента усиления по току и улучшения частотных параметров. Обычно один источник дает опорное напряжение для нескольких (до 5÷10) элементов ЭСЛ, размещенных на одном кристалле.

Элементы ЭСЛ являются основной базой сверхбыстродействующих логических систем. Этому способствует также возможность реализации значительного числа различных функций путем монтажного объединения элементов.

Допустим, путем монтажа объединены неинвертирующие выходы двух элементов ЭСЛ (рис. 5.9).




Рис. 5.9. Совместное включение выходов двух ЛЭ ЭСЛ.

Если один из элементов выполняет операцию $F1$, а другой $F2$, то на объединенном выходе Z реализуется операция $Z = F1 + F2$, т.е. выполняется операция «монтажное ИЛИ». Отсюда следует, что при объединении неинвертирующих выходов двух двухвходовых ЭСЛ, получим элемент, реализующий функцию

$$Z = (X1 + X2) + (X3 + X4) = X1 + X2 + X3 + X4,$$

что эквивалентно увеличению числа входов. При этом $X1$ и $X2$ – входы первого ЛЭ, $X3$ и $X4$ – входы второго ЛЭ. При объединении инвертирующих входов получим ЛЭ реализующий функцию И-ИЛИ-НЕ

$$Z = (\overline{X1 + X2}) + (\overline{X3 + X4}) = \overline{(X1 + X2 + X3 + X4)}.$$

Другим примером расширения функциональных возможностей ЛЭ ЭСЛ является *многоступенчатое* (многоярусное, древовидное) включение переключателей тока. При этом достигается уменьшение мощности рассеяния и площади, занимаемой схемой на кристалле БИС. На рис. 12.10 показана двухступенчатая схема ЭСЛ (выходные эмиттерные повторители не указаны).

Схема содержит три переключателя тока: переключатель нижней ступени на дифференциальной паре $VT1$ и $VT1'$ и два переключателя верхней ступени на дифференциальных парах $VT2 - VT2'$ и $VT3 - VT3'$.

Переключатель нижней ступени управляется сигналом $X3$, переключатели верхней ступени – сигналами $X1$ и $X2$. Каждый из переключателей верхней ступени составляет одно из плеч переключателя нижней ступени. Переключаемый ток задается генератором тока на транзисторе $VT4$. Значение этого тока определяется значениями напряжения $-E_{II}$, опорного напряжения $-E_B$ и сопротивлением резистора $R4$. Определим вид реализуемых этим элементом логических функций.




Рис. 5.10. Двухступенчатая схема ЭСЛ.

Если на входе X_3 имеет место логический ноль, то в соответствии с ранее рассмотренными свойствами элемента ЭСЛ на выходах Y_1 и Y_2 будет иметь место логическая единица при любых комбинациях значений X_1 и X_2 . Если же на входе X_3 будет иметь место логическая единица, то на выходе Y_1 сохранится логический ноль только в случае, если $X_1=X_2=0$. В остальных случаях напряжение на выходе Y_1 будет соответствовать логическому нулю. На выходе Y_2 , напротив, только при $X_1=X_2=0$ будет иметь место логический ноль. Состояния третьего и четвертого выходов при заданном X_3 будут дублировать состояния первого и второго выходов, соответствующие \bar{X}_3 . Составив таблицы истинности всех четырех функций, убедимся, что эти функции имеют вид

$$Y_1 = (\bar{X}_1 + \bar{X}_2) + \bar{X}_3 ; Y_2 = (X_1 + X_2) + \bar{X}_3 ;$$

$$Y_3 = (\bar{X}_1 + \bar{X}_2) + X_3 ; Y_4 = X_1 + X_2 + X_3 .$$

Из сказанного выше следует, что схемотехника ЭСЛ является функционально гибкой и позволяет более просто, чем в ТТЛ, реализовать сложные функции алгебры логики. Данное свойство широко применяется при разработке заказных БИС на основе так называемых матричных кристаллов.

Кроме того, разработано множество схем ЭСЛ специального назначения; для индикации двоичной информации, формирования сигналов определенной формы и др.

Интегральные элементы ЭСЛ выпускаются в виде нескольких серий (К137, К187, К229, 100, К500, 500 и др.). Указанные серии обладают функциональной и технической полнотой, т.е. обеспечивают выполнение любых арифметических и логических операций, а также хранение, вспомогательные и специальные функции. Параметры ЛЭ ЭСЛ приведены в таблице 5.3.

таблица 5.3

Разновидностей серий элементов ЭСЛ

Параметр ЦИС ЭСЛ	серия		
	К137	100, К500, 700	1500
$I_{ВХ}^0$, мКА	0,5	0,5	0,5
$I_{ВХ}^1$, мКА	200	265	200
$U_{ВЫХ}^0$, В	- 1,6	- 1,6	- 1,65
$U_{ВЫХ}^1$, В	- 0,8	- 0,9	- 0,96
$K_{РАЗ}$	15	15	15
$K_{ОБ}$	9	9	9
$t_{300.cр.}$, нс	6	2,9	0,7
$P_{ПОТР}$, мВт	70	35	50
$I_{П}$, мА	15	26	-
$E_{П}$, В	- 5,2	- 5,2	- 4,5

На рис. 5.11 показано условное графическое обозначение базового элемента ЭСЛ, где $X_1, X_2 \dots X_n$ – входы, Y_1 – инверсный выход; Y_2 – прямой выход. Минимальное число входов равно двум. Элемент реализует для положительной логики одновременно две функции ИЛИ-НЕ (стрелка Пирса) по выходу Y_1 и ИЛИ (дизъюнкция) по выходу Y_2 . Логика работы элемента на два входа представлена таблицей истинности (таблица 5.4).




таблица 5.4

Таблица истинности двухвходового элемента ЭСЛ

x_1	x_2	y_1	y_2
0	0	1	0
0	1	0	1
1	0	0	1
1	1	0	1

Рис. 5.11. Условное графическое обозначение двухвходового элемента ЭСЛ

5.4. Базовые логические элементы на одностипных МДП – транзисторах

В современной микроэлектронной аппаратуре, выполняющий функции обработки и хранения информации, используются ИМС различной степени интеграции. Наблюдается тенденция более широкого применения ИМС высокой степени интеграции – больших (БИС) и сверхбольших (СБИС).

Элементы ТТЛ и ЭСЛ – типа обеспечивают высокое быстродействие, но из-за большой потребляемой мощности и больших размеров пригодны лишь для создания ИМС малой и средней степени интеграции.

В 1962 году на основе планарного технологического процесса был создан МДП – транзистор с окисным диэлектриком SiO_2 , а затем внедрен процесс для группового изготовления схем на его основе.

В отличие от интегральных БТ для интегральных МДП – транзисторов с одинаковым типом каналом не требуется создание изолирующих карманов. Поэтому при равной функциональной сложности ИМС на МДП – транзисторах имеют меньшие геометрические размеры на подложке, чем биполярные ИМС, а технология изготовления проще. Основным недостатком МДП ИС с окисным диэлектриком SiO_2 – низкое быстродействие. Другим недостатком схем на МДП ИС является высокое напряжение питания, что затрудняет электрическое согласование МДП ИС с некоторыми схемами на БТ. МДП ИС используются прежде всего для построения логических схем и БИС запоминающих устройств невысокого быстродействия и малого токопотребления. Однако этот недостаток был устранен при переходе к

размерам элементов МДП ИС менее 1 мкм. В настоящее время как известно, тактовая частота Р4 около 3 ГГц и питающее напряжение $\sim 1В$.

В основе МДП – транзисторной логики (МДПТЛ) лежат ключи – инверторы, рассмотренные в параграфе 4.6 с нагрузочным МДП – транзистором. Это дополнительно позволяет упростить технологию изготовления ИМС, так как из схемы исключаются все пассивные элементы.

При построении логических ИМС можно использовать МДП – транзисторы с индуцированным n – или p – каналом. Предпочтение отдается n –канальным транзисторам, которые обеспечивают большее быстродействие логических ИМС, из-за большей подвижности электронов по сравнению с дырками. Кроме того, n – МДПТЛ имеют полную совместимость с ТТЛ – схемами по номиналу питания и логическими уровнями сигналов «0» и «1».

На рис. 5.12 приведены схемы простейших ЛЭ И-НЕ и ИЛИ-НЕ.

В этих схемах нагрузочные транзисторы VT_0 всегда открыты, так как их затворы соединены с плюсом источника питания. Они служат ограничителями тока (динамическими сопротивлениями).

В схеме И-НЕ (рис. 5.12, а) нижние транзисторы VT_1 и VT_2 должны соединяться последовательно, а в схеме ИЛИ-НЕ (рис. 5.12, б) – параллельно. Рассмотрим принцип действия элемента И-НЕ. Если потенциал на входе хотя бы одного из переключательных транзисторов меньше порогового значения U_0 ($U_{вх} < U_0$) (логический ноль), то этот транзистор оказывается закрытым. При этом ток стока нагрузочного транзистора VT_0 тоже будет равен нулю. Поэтому на выходе схемы установится напряжение, близкое к напряжению источника питания E_n и соответствующее логической единице.




Рис. 5.12. Элементы n – МДПТЛ.

При подаче на оба входа положительного потенциала, соответствующего уровню логической единицы ($U^1_{ВЫХ} > U_0$), оба транзистора открываются и на выходе устанавливается логический ноль $U^0_{ВЫХ} < U_0$.

В элементе ИЛИ-НЕ (рис. 5.12, б) при подаче высокого уровня напряжения $U^1_{ВХ} > U_0$ хотя бы на один из входов схемы открывается соответствующий транзистор (VT1 или VT2) и на выходе устанавливается логический ноль $U^0_{ВЫХ} < U_0$.

Если на обоих входах логический ноль, то VT1 и VT2 закрыты. На выходе - высокий уровень напряжения - логическая единица.

Для того, чтобы $U^0_{ВЫХ} < U_0$, ширина канала переключательного транзистора (ПТ) быть больше ширины канала нагрузочного транзистора (НТ), а длина канала ПТ - меньше длины канала НТ. Анализ статического режима и переходных процессов в инверторе показывает, что оптимальным с точки зрения быстродействия и потребляемой мощности является напряжение питания $E_{П} = (2 \div 3)U_0$. Следовательно, при $U_0 = 1,5 - 3$ В $E_{П} = 4,5 \div 9$ В.

Фактическое значение уровня $U^0_{ВЫХ}$ в МДПТЛ элементах составляет не более $U^0 = U_{ОСТ} \approx 0,2 \div 0,3$ В, а $U^1_{ВЫХ} \approx E_{П}$.

Соответственно логический перепад составляет: $U_{л} = E_{П} - U_{ОСТ} \approx E_{П}$.

Еще одним достоинством МДПТЛ является высокая помехоустойчивость. Зона помехоустойчивости логического нуля $U^0_{ПОМ} = U_0 - U^0 \approx 1,5 \div 3$ В, тогда как у ЛЭ на БТ она составляет $(1 \div 2)U^*$, т.е. $0,7 \div 1,4$ В.

В элементе И-НЕ с увеличением числа входов помехоустойчивость уменьшается вследствие одновременного повышения остаточного напряжения $U_{ОСТ}$. Поэтому число входов в элементах И-НЕ не превышает 4, а в элементах ИЛИ-НЕ оно достигает 10-12. Отсюда, на практике отдают предпочтение элементам ИЛИ-НЕ, а элементы И-НЕ используют лишь для функциональной полноты серий ИС. Нагрузочная способность МДП - схем велика, так как входные (затворные) цепи практически не потребляют тока. Следовательно, при работе в цепочке отдельные ЛЭ функционируют независимо друг от друга, а логические уровни U^0 и U^1 не зависят от нагрузки.

Быстродействие элементов на МДП - структурах определяется временем перезарядки емкостей, шунтирующих выходную и входную цепи, которые весьма значительны. Все способы повышения быстродействия ведут к появлению других существенных недостатков. Например, увеличение быстродействия требует увеличения токов перезарядки емкостей нагрузки. Однако это приведет к росту потребляемой мощности и увеличению нестабильности выходных логических уровней. Указанное противоречие было преодолено схемотехническим путем, применяя ключи на транзисторах с каналами различного типа (комплементарные транзисторы).

5.5. Базовые логические элементы на комплементарных МДП – транзисторах

Достоинства ключа на комплементарных МДП – транзисторах были рассмотрены в параграфе 4.5. Мощность, потребляемая такими ключами в статическом режиме, составляет десятки нановатт, а быстродействие обеспечивает работу на частотах до 10 МГц и более. Среди ЦИС на МДП – транзисторах ЛЭ на комплементарных МДП – транзисторах (КМДПТЛ) обладают наибольшей помехоустойчивостью 40-45 % от напряжения источника питания. Еще одной исключительной особенностью ЦИС на КМДП – транзисторах является высокая эффективность использования источника питания: логический перепад почти равен напряжению источника питания. Такие ЦИС не чувствительны к изменениям напряжения питания. В элементах на КМДП – транзисторах полярности и уровни входных и выходных напряжений совпадают, что позволяет ЛЭ связывать между собой в цепочки непосредственно, т.е. без устройств сдвига уровня.

На КМДП – транзисторах легко реализуются логические операции ИЛИ-НЕ и И-НЕ. Логическая операция И-НЕ реализуется последовательным включением входных транзисторов, а операция ИЛИ-НЕ – их параллельным включением. При этом на каждый вход требуется два транзистора, образующие ключ – инвертор. Такая комбинация нагрузочных p – канальных и переключаемых n – канальных транзисторов сохраняет важное свойство схем на КМДП – транзисторах – при любых входных сигналах в статическом режиме в схеме токи не протекают.




Рис. 5.13. Элементы И-НЕ (а) и ИЛИ-НЕ (б) на КМДПТЛ.

В схеме И-НЕ нагрузочные транзисторы включают параллельно друг другу (рис. 5.13, а), а в схеме ИЛИ-НЕ – последовательно (рис. 5.13, б). По такому принципу строят не только двухвходовые элементы, схемы которых показаны на рис. 5.13, но также и элементы с большим количеством входов.

Схема И-НЕ, приведенная на рис. 5.13, а, работает следующим образом. При $U_{ВХ} < U_{ПОР}^0$ на всех входах переключаемые (n – канальные) транзисторы открыты, выходное напряжение равно U^0 . При других напряжениях на входах закрывается один из последовательно соединенных переключаемых транзисторов. В этом состоянии выходное напряжение равно $U^1 = E_{П}$.

Схема ИЛИ-НЕ, приведенная на рис. 5.13, б работает следующим образом. Когда на входах схемы напряжение $U_{ВХ}^0 < U_{ПОР}^0$, где $U_{ПОР}^0$ – пороговое напряжение n – канальных транзисторов, то переключаемые n – канальные транзисторы закрыты, т.к. в них отсутствует канал. В p – канальных транзисторах образуются каналы, т.к. их затворы будут иметь отрицательный потенциал относительно подложки, примерно равный $U_{ВХ}^0 - E_{П} \approx -E_{П}$, что превышает (по модулю) пороговое напряжение. Однако через каналы протекают ничтожно малые токи закрытых транзисторов. Поэтому падение напряжения на каналах практически равно нулю и выходное напряжение логической единицы равно $U^1 = E_{П}$.

Если входное напряжение на затворе хотя бы одного из переключаемых транзисторов превышает его пороговое значение $U_{ВХ}^0 < U_{ПОР}^0$, то в этом транзисторе образуется канал, а в соответствующем нагрузочном транзисторе канал исчезает, т.е. этот транзистор запирается. Напряжение на выходе схемы равно остаточному напряжению, т.е. практически нулю. Поэтому можно считать, что уровень логического нуля равен $U^0 = 0$.

Соответственно логический перепад составляет $U_{П} = E_{П}$.

В статическом состоянии элементы на КМДП – транзисторах энергию не потребляют, так как одна из групп транзисторов закрыта и практически не потребляет тока. При этом ничтожно малым оказывается и ток открытых транзисторов, так как через них протекают ничтожные токи закрытых транзисторов. Поэтому мощность потребления ЦИС получается минимальной и в основном определяется энергией, расходуемой на перезарядку емкостей.

Быстродействие элементов КМДПТЛ заметно выше, чем у элементов МДПТЛ. Повышение быстродействия связано с тем, что в отличие от элементов МДПТЛ в элементах КМДПТЛ на ширину канала не накладывается ограничения, и она берется достаточно большой, чтобы обеспечить необходимую проводимость открытых транзисторов, через которые перезаряжаются паразитные емкости.

Промышленно выпускаются несколько разновидностей серий на КМДП – транзисторах, в том числе 164, К176, К564, 764, 765. Эти серии обладают функциональной и технической полнотой, т.е. обеспечивают выполнение любых арифметических и логических операций, а также хранение, вспомогательные и специальные функции.

В таблице 5.5 приведены наиболее важные параметры КМДПТЛ различных серий.

Разновидностей серий элементов КМДПТЛ

Параметр ЦИС КМДПТЛ	серия			
	164	176	561	564
$t_{зод.ср}, \text{нс}$	200	250	50	50
$P_{Ср}, \text{мВт}$	0,1	0,1	0,1	0,1
$E_{Д}, \text{В}$	9	9	5	9
$U_{ВЫХ}^*, \text{В}$	0,5	0,3	0	0
$U_{ВЫХ}^J, \text{В}$	7,7	8,2	5	9
$K_{РАЗ}$	50	50	50	50

5.6. Базовые логические элементы интегрально – инжекционной логики

До начала 70-х годов прошлого столетия ЛЭ БИС строились по МДП – технологии, несмотря на невысокое быстродействие МДП – схем. Повысить быстродействие БИС можно было только путем создания БИС на биполярных приборах, так как БТ намного лучший цифровой прибор, чем МДП – транзистор. Наиболее полно это преимущество проявляется при сравнении величины работы переключения $A_{Д}$. Однако в 60-х годах ИС на БТ оказались не способными конкурировать с МДП – схемами из-за большой потребляемой мощности и больших размеров ЛЭ. Дело в том, что ЛЭ ТТЛ и ЭСЛ – типа, будучи интегральными схемами, были сконструированы и спроектированы на принципе дискретной транзисторной техники, т.е. с использованием высокоомных резисторов для снижения мощности потребления.

Кроме того, в дискретной схемотехнике транзисторы – наиболее дорогие компоненты, и потому оптимизация схемы состояла в уменьшении количества активных компонентов. В интегральной схемотехнике задается стоимость не элемента, а кристалла. Поэтому целесообразно размещать на кристалле как можно больше элементов с минимальной площадью. Минимальную площадь имеют активные элементы – транзисторы и диоды, а максимальную – резисторы и особенно конденсаторы. Следовательно, в интегральной схемотехнике оптимизация ИС состоит в сведении к минимуму количество и номиналы резисторов.

В цепочке ЛЭ ТТЛ – типа нагрузочный резистор вентиля фактически не выполняет функцию коллекторной нагрузки, а лишь служит в качестве генератора тока перезарядки емкостей и базового тока переключающего транзистора вентиля, подключенного к его выходу. Но применение резистора в качестве генератора тока в интегральной технологии нецелесообразно. Оптимальным генератором тока является БТ, включенный по схеме с ОБ.

Изложенные соображения явились основой для создания базового элемента интегрально – инжекционной логики ($I^2Л$) (фирмы Philips и IBM).

Схема базового элемента И²Л приведена на рис. 5.14, а. Элемент содержит комплементарную пару БТ VT1 (p_1-n-p_2) и VT2 ($n-p_2-n^+$). Транзистор VT1 выполняет функцию генератора (инжектора) базового тока транзистора VT2, который в свою очередь инвертирует входной сигнал. VT2 обычно имеет несколько коллекторов, которые являются логическими выходами элемента. В логических схемах, выполненных на элементах И²Л-типа, инжектор (И), которым является эмиттер транзистора VT1, соединяется с источником питания через резистор R , сопротивление которого обеспечивает необходимый ток. Подобный токозадающий прибор позволяет варьировать ток инжектора в широких пределах, изменяя его быстродействие. На практике ток инжектора может изменяться от 1 нА до 1 мА, т.е. на 6 порядков с помощью лишь незначительного увеличения напряжения на эмиттерном переходе VT1 (на 60 мВ на каждую декаду тока).




Рис. 5.14. Принципиальная электрическая схема (а) срез топологии (б) и условное обозначение (в) базового ЛЭ И²Л.

ИС И²Л изготавливается на кремниевой n^+ -подложке (рис. 5.14, б), которая является также общим электродом, объединяющим эмиттеры всех инверторов (на рис. показан один инвертор). Из рис. 5.14, б, видно, что база транзистора $n-p-n$ типа является одновременно коллектором транзистора

p-n-p типа. Такое исполнение элементов называется функциональной интеграцией. В этом случае отпадает необходимость изоляции областей, принадлежащих различным элементам, как это необходимо делать в элементах ТТЛ и ЭСЛ. Если учесть, что элементы И²Л не содержат резисторов, то в результате весь элемент занимает на кристалле такую же площадь, как стандартный многоэмиттерный транзистор ТТЛ.

Принцип работы элемента. На рис. 5.15 изображена цепочка из двух последовательно соединенных элементов И²Л. Если на вход схемы подают напряжение $< U^*$, то оба перехода переключающего транзистора VT2 оказываются закрытыми. Ток I_{Π} , задаваемый инжектором VT1, отводится из базы переключающего транзистора во входную цепь. В этом случае выходное напряжение равно напряжению на прямосмещенном *p-n* переходе переключающего транзистора VT2' последующего каскада, т.е. $U^i_{\text{вых}} = U^* \approx 0,7$ В. Если на входе схемы имеет место напряжение $U^i_{\text{вх}} > U^*$, то переключающий транзистор VT2 открывается. Поступающие в область p_2 дырки немедленно зарядят эту область положительно. Инжектор VT1 перейдет в режим насыщения. Потенциал области p_2 станет почти равен потенциалу инжектора. Переход эмиттер – база транзистора VT2 сместится в прямом направлении и начнется инжекция электронов в базу и далее в коллектор. Поступающие в коллектор электроны нейтрализуют заряд пришедших из области p_2 дырок. В результате потенциал коллектора понизится и станет ниже потенциала базы. Транзистор VT2 перейдет в режим насыщения и на выходе элемента установится напряжение низкого уровня, равное напряжению насыщения транзистора. Реально оно равно 0,1-0,2 В. Таким образом, для базового ЛЭ И²Л справедливы следующие соотношения: $U^0 = 0,1-0,2$ В; $U^i = 0,6-0,7$ В. Отсюда логический перепад для базового ЛЭ И²Л составляет $U_{\Pi} = 0,4-0,6$ В.




Рис. 5.15. Цепочка ЛЭ И²Л.

С использованием схемы рис. 5.14, а могут быть реализованы основные логические операции И-НЕ и ИЛИ-НЕ. Например, на рис. 5.16 представлена схема, в которой путем соединения двух инверторов металлическими проводниками реализуется функция 2ИЛИ-НЕ. При этом оба инвертора питаются от одного многоколлекторного (двухколлекторного) инжектора на транзисторе VT1. Из приведенной схемы следует, что при параллельном включении нескольких выходов в общей точке относительно входных переменных реализуется логическая операция ИЛИ-НЕ. Относительно же выходных сигналов элементов реализуется логическая операция И. Следует заметить, что с помощью вторых коллекторов инверторов можно дополнительно реализовать отрицание логических входных сигналов (\bar{X}_1, \bar{X}_2), что расширяет логические возможности элемента.




Рис. 5.16. Реализация операции ИЛИ-НЕ.







Быстродействие схем И²Л сильно зависит от тока инжекции $I_{п}$ и возрастает с увеличением этого тока. При этом $A_{п}$ возрастает незначительно и составляет $4 \div 0,2$ пДж. Среднее время задержки переключения элемента $10 \div 100$ нс, т.е. в несколько раз больше чем элемента ТТЛ. Однако потребляет на $1 \div 2$ порядка меньшую мощность. Малый логический перепад обуславливает и низкую помехоустойчивость элементов И²Л ($20 \div 50$ мВ). Поэтому они используются исключительно в составе БИС и СБИС и как отдельные ИС малой степени интеграции не выпускаются.

Недостатком элемента И²Л является потребление энергии от источника питания в статическом режиме при подаче на вход сигнала соответствующего логической 1. Этот недостаток можно устранить применением схем инверторов на КБТ приведенных в таблице 5.6.

передаточная характеристика которого приведена на рис. 5.17. В КБТ последовательно соединяются два БТ с противоположными структурами работающие в инжекционно – вольтаическом режиме.

таблица 5.6

Сопоставительная таблица инверторов на МДП и БТ

№	Схемы инверторов на МДП - транзисторах	Схемы инверторов на биполярных транзисторах
1	<p style="text-align: center;"><i>n</i> – МДП</p> 	
2	<p style="text-align: center;"><i>p</i> – МДП</p> 	
3	<p style="text-align: center;">КМДП</p> 	<p style="text-align: center;">КБТ</p> 




Рис. 5.17. Передаточные характеристики инверторов на И²Л (1) и КБТ (2).

Из таблицы следует что, инвертор И²Л является аналогом инвертора на *n*-МДП транзисторе, а инвертор на *p*-МДП аналогом инвертора на *p-n-p* БТ с динамической нагрузкой на *n-p-n* БТ.

На рис. 5.18 и 5.19 приведены схемы ЛЭ «4И-НЕ» и «4ИЛИ-НЕ» выполненных на КБТ.




Рис. 5.18. Схема ЛЭ «4И-НЕ».




Рис. 5.19. Схема ЛЭ «ИЛИ-НЕ».

5.7. Типовые комбинационные схемы

Логические схемы, реализующие однозначное соответствие между значениями входных и выходных сигналов называются комбинационными. К ним относятся дешифраторы и мультиплексоры.

Дешифраторы. Дешифратором называют преобразователь двоичного n -разрядного кода в унитарный 2^n -разрядный код, все разряды которого, за исключением одного, равны единице. Дешифраторы бывают полные и неполные. Для полного дешифратора выполняется условие:

$$N = 2^n \quad (5.10)$$

где n – число входов (обычно n равно 2, 3 или 4); N – число выходов.

В неполных дешифраторах имеется n входов, но реализуется $N < 2^n$ выходов. Так, например, дешифратор, имеющий 4 входа и 10 выходов, будет неполным, а дешифратор, имеющий 2 входа и 4 выхода, будет полным. На рис. 5.20 изображен дешифратор с $n = 3$.

На входы x_0, x_1, x_2 можно подать 8 комбинаций логических уровней: 000, 001, 010, ..., 111. Схема имеет 8 выходов, на одном из которых формируется низкий потенциал, а на остальных высокий. Номер этого единственного выхода, на котором формируется нулевой уровень, соответствует числу N , определяемому состоянием входов x_0, x_1, x_2 следующим образом:

$$N = 2^2 \cdot x_2 + 2^1 \cdot x_1 + 2^0 \cdot x_0$$




Рис. 5.20. Условное обозначение дешифратора 3x8.

В общем виде состояние выходного сигнала y , можно описать следующей системой условий:

$$y_i = \begin{cases} 0, & \text{если } i = k; \\ 1, & \text{если } i \neq k; \\ k = 2^2 \cdot x_2 + 2^1 \cdot x_1 + 2^0 \cdot x_0. \end{cases} \quad (5.11)$$

Помимо информационных входов x_0, x_1, x_2 дешифраторы обычно имеют дополнительные входы управления E . Сигналы на этих входах, разрешают функционирование дешифратора или переводят его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах установится уровень логической единицы. Можно сказать, что существует некоторая функция разрешения, значение которой определяется состояниями управляющих входов.

Разрешающий вход дешифратора может быть прямым или инверсным. У дешифраторов с прямым разрешающим входом активным уровнем является уровень логической единицы, у дешифраторов с инверсным входом - уровень логического нуля. Дешифратор, представленный на рис. 5.20, имеет один инверсный вход управления. Принцип формирования выходного сигнала в этом дешифраторе с учетом сигнала управления описывается следующим образом:

$$y_i = \begin{cases} 1 \cdot \bar{E}, & \text{если } i = k; \\ 1, & \text{если } i \neq k; \\ k = 2^2 \cdot x_2 + 2^1 \cdot x_1 + 2^0 \cdot x_0. \end{cases} \quad (5.12)$$

Существуют дешифраторы с несколькими входами управления. Для таких дешифраторов функция разрешения, как правило, представляет собой логическое произведение всех разрешающих сигналов управления. Например, для дешифратора КР555ИД7 с одним прямым входом управления $E1$ и двумя инверсными $E2$ и $E3$ функция E имеют вид:



комбинации управляющих входов соответствует единственный информационный вход, на него следует подавать требуемое значение логической функции, которое и будет передано на выход мультиплексора.

Триггеры. Триггером называется простейшее устройство, имеющее два устойчивых состояния, переход между которыми происходит в результате процессов, обусловленных наличием в электрической цепи триггера цепей положительной обратной связи.

Два устойчивых состояния триггера обозначаются: $Q=1$ и $Q=0$. В каком из этих состояний окажется триггер, зависит от состояния сигналов на входах триггера и от его предыдущего состояния, иными словами триггер имеет память. Можно сказать, что триггер является элементарной ячейкой памяти.

Тип триггера определяется алгоритмом его работы. В зависимости от алгоритма работы, триггер может иметь *установочные, информационные и управляющие входы*. Установочные входы устанавливают состояние триггера независимо от состояния других входов. В частности, входы управления разрешают запись данных, подающихся на информационные входы. Наиболее распространенными являются триггеры *RS, JK, D* и *T*. Условное обозначение этих триггеров приведено на рис. 5.22.




Рис. 5.22. Условное изображение триггеров: *RS*-, *JK*-, *D*- и *T*-типа.

RS-триггер имеет два информационных входа *S* и *R*. Подача на вход *S* сигнала 1, а на вход *R* сигнала 0 устанавливает на выходе *Q* триггера сигнал 1. Наоборот, при сигналах $S=0$ и $R=1$ сигнал на выходе триггера $Q=0$. Функционирование *SR*-триггера, определяется уравнением:

$$Q_{n+1} = \overline{R}_n S_n + \overline{R}_n Q_n \quad (5.15)$$

где Q_n и Q_{n+1} — соответственно, предыдущее и новое состояния триггера.

Для *RS*-триггера комбинация $S=1$ и $R=1$ является запрещенной. После такой комбинации информационных сигналов состояние триггера будет неопределенным: на его выходе *Q* может быть 0 или 1.

Существуют разновидности *RS*-триггеров, называемые *E*-, *R*- и *S*-триггерами, для которых сочетание $S=R=1$ не является запрещенным. *E*-триггер при $S=R=1$ не изменяет своего состояния ($Q_{n+1}=Q_n$). *S*-триггер при $S=R=1$ устанавливается в состояние $Q=1$, а *R*-триггер в этом случае устанавливается в состояние $Q=0$.

JK-триггер имеет также два информационных входа *J* и *K*. Подобно *RS-триггеру*, в *JK-триггере* *J* и *K* - это входы установки выхода *Q* триггера в состояние 1 или 0. Однако, в отличие от *RS-триггера*, в *JK-триггере* наличие $J=K=1$ приводит к переходу выхода *Q* триггера в противоположное состояние, *JK-триггеры* синхронизируются только перепадом потенциала на входе *C*. Условие функционирования *JK-триггера* имеет вид:

$$Q_{n+1} = J_n \overline{Q_n} + \overline{K_n} Q_n . \quad (5.16)$$

D-триггер, или триггер задержки, при поступлении синхросигнала на вход *C* устанавливается в состояние, соответствующее потенциалу на входе *D*. Уравнение функционирования *D-триггера* имеет вид: $Q_{n+1} = D_n$. Это уравнение показывает, что выходной сигнал Q_{n+1} изменяется не сразу после изменения входного сигнала *D*, а только с приходом синхросигнала, т.е. с задержкой на один период импульсов синхронизации (*Delay* - задержка). Синхронизация *D-триггера* может осуществляться импульсом или фронтом.

T-триггер, или счетный триггер, изменяет состояние выхода по фронту импульса на входе *C*. Кроме входа синхронизации (*C*) *T-триггер* может иметь подготовительный вход *T*. Сигнал на этом входе разрешает (при $T=1$) или запрещает (при $T=0$) срабатывание триггера от фронтов импульсов на входе *C*. Функционирование *T-триггера* определяется уравнением:

$$Q_{n+1} = T_n \overline{Q_n} + \overline{T_n} Q_n . \quad (5.17)$$

Из этого уравнения следует, что при $T=1$ соответствующий фронт сигнала на входе *C* переводит триггер в противоположное состояние. Частота изменения потенциала на выходе *T-триггера* в два раза меньше частоты импульсов на входе *C*. Это свойство *T-триггера* позволяет строить на их основе двоичные счетчики. Поэтому эти триггеры и называют счетными. Счетный триггер без входа *T* ведет себя так же, как и *T-триггер* при $T=1$.

Счетчики. *Счетчиком* называется устройство для подсчета числа входных импульсов. С поступлением каждого импульса на вход *C* состояние счетчика изменяется на единицу. Счетчик можно реализовать на нескольких триггерах, при этом состояние счетчика будет определяться состоянием его триггеров. В суммирующих счетчиках каждый входной импульс увеличивает число на его выходе на единицу, в вычитающих счетчиках каждый входной импульс уменьшает это число на единицу. Наиболее простые счетчики - двоичные. На рис. 5.23 представлен суммирующий двоичный счетчик.

При построении счетчика триггеры соединяют последовательно. Выход каждого триггера непосредственно действует на тактовый вход следующего. Для того чтобы реализовать суммирующий счетчик, необходимо счетный вход очередного триггера подключать к инверсному выходу предыдущего. Для того чтобы изменить направление счета (реализовать вычитающий счетчик), можно предложить следующие способы:

- считывание выходных сигналов счетчика не с прямых, а с инверсных выходов триггеров;
- изменение структуры связей в счетчике путем подачи на счетный вход триггера сигнала не с инверсного, а с прямого выхода предыдущего устройства.




Рис. 5.23. Двоичный суммирующий счетчик.

Счетчики характеризуются числом состояний в течение одного периода счета (цикла). Число состояний определяется количеством триггеров k в структуре счетчика. Так при $k = 3$ число состояний равно $N=2^3=8$ (от 000 до 111).

Число состояний счетчика принято называть *коэффициентом пересчета* $K_{СЧ}$. Этот коэффициент равен отношению числа импульсов на входе $N_{ВХ}$ к числу импульсов на выходе $N_{ВЫХ}$ старшего разряда счетчика за период счета:

$$K_{СЧ} = \frac{N_{ВХ}}{N_{ВЫХ}} \quad (5.18)$$

Если на вход счетчика подавать периодическую последовательность импульсов с частотой $f_{ВХ}$, то частота на выходе $f_{ВЫХ}$ старшего разряда счетчика будет меньше в $K_{СЧ}$ раз:

$$K_{СЧ} = \frac{f_{ВХ}}{f_{ВЫХ}} \quad (5.19)$$

Поэтому счетчики можно использовать в качестве делителей частоты, величину $K_{СЧ}$ в этом случае будет коэффициентом деления. Для увеличения величины $K_{СЧ}$ приходится увеличивать число триггеров в цепочке. Каждый дополнительный триггер удваивает число состояний счетчика и число $K_{СЧ}$. Для уменьшения коэффициента $K_{СЧ}$ можно в качестве выхода счетчика рассматривать выходы триггеров промежуточных каскадов. Например, для счетчика на трех триггерах $K_{СЧ}=8$, если взять выход 2-го триггера, то $K_{СЧ}=4$. При этом, $K_{СЧ}$ всегда будет являться целой степенью числа 2, а именно: 2, 4, 8, 16 и т. д.

Можно реализовать счетчик, для которого $K_{СЧ}$ окажется любым целым числом. Например, для счетчика на трех триггерах реализуется $K_{СЧ}$ в пределах от 2 до 7, но при этом один или два триггера могут оказаться лишними. При использовании всех трех триггеров можно получить $K_{СЧ}=5\dots7$, т.е. $2^2 < K_{СЧ} < 2^3$. Счетчик с $K_{СЧ}=5$ должен иметь 5 состояний, которые в простейшем случае образуют последовательность: $\{0, 1, 2, 3, 4\}$. Циклическое повторение этой последовательности означает, что коэффициент деления счетчика равен 5.

Для построения суммирующего счетчика с $K_{СЧ}=5$ надо, чтобы после формирования последнего числа из последовательности $\{0, 1, 2, 3, 4\}$ счетчик переходил не к числу 5, а к числу 0. В двоичном коде это означает, что от числа 100 нужно перейти к числу 000, а не 101. Изменение естественного порядка счета возможно при введении дополнительных связей между триггерами счетчика. Можно воспользоваться следующим способом: как только счетчик попадает в нерабочее состояние (в данном случае 101), этот факт должен быть опознан и выработан сигнал, который перевел бы счетчик в состояние 000.

Нерабочее состояние счетчика описывается логическим уравнением:

$$\begin{aligned}
 E &= (101) \vee (110) \vee (111) = \\
 &= Q_3 \cdot \bar{Q}_2 \cdot Q_1 \vee Q_3 \cdot Q_2 \cdot \bar{Q}_1 \vee Q_3 \cdot Q_2 \cdot Q_1 = Q_3 \cdot Q_1 \vee Q_3 \cdot Q_2
 \end{aligned}
 \quad (5.20)$$

Состояния 110 и 111 также являются нерабочими и поэтому учтены при составлении уравнения. Если на выходе эквивалентной логической схемы $F=0$, значит, счетчик находится в одном из рабочих состояний: $0 \vee 1 \vee 2 \vee 3 \vee 4$. Как только он попадает в одно из нерабочих состояний $5 \vee 6 \vee 7$, формируется сигнал $F=1$. Появление сигнала $F=1$ должно переводить счетчик в начальное состояние 000, следовательно, этот сигнал нужно использовать для воздействия на установочные входы триггеров счетчика, которые осуществляли бы сброс счетчика в состояние $Q_1=Q_2=Q_3=0$. Один из вариантов построения счетчика с $K_{СЧ}=5$ представлен на рис 5.24.




Рис. 5.24. Схема счетчика с коэффициентом пересчета 5.

При последовательном включении триггера и счетчика с $K_{сч}=5$ образуется десятичный счетчик, у которого $K_{сч}=10$. Такие счетчики широко используются для построения цифровых измерительных приборов с удобным для оператора десятичным отсчетным устройством.

ЛО'QUIV ZALL

Контрольные вопросы

1. Чем объясняется широкое распространение элементов ТТЛ – типа?
2. Почему при прохождении цепочки элементов ТТЛ уровни U^0 и U^1 становятся стандартными?
3. В чем особенность структуры многоэмиттерного транзистора в элементах ТТЛ – типа?
4. Перечислите основные статические и динамические параметры и характеристики элементов ТТЛ – типа.
5. Перечислите варианты модификаций элементов ТТЛ – типа и цели, для решения которых они разработаны.
6. Чем объясняется высокое быстродействие элементов ЭСЛ – типа?
7. Какие основные узлы можно выделить в схеме базового элемента ЭСЛ – типа?
8. Для чего применяются эмиттерные повторители в большинстве схем ЭСЛ – типа?
9. Что характеризуют коэффициенты объединения по входу и разветвления по выходу и каковы их типовые значения?
10. Изобразите амплитудную передаточную характеристику инвертирующего усилителя.
11. Как определяется зона помехоустойчивости ЛЭ?
12. Приведите схему базового ЛЭ ЗИ-НЕ ТТЛ и опишите ее функционирование.
13. Каково назначение диодов и транзисторов Шоттки в схемах ТТЛШ?
14. Сравните основные параметры ИС ТТЛ различных серий. Объясните причины существующих отличий?
15. Приведите схему переключателя тока.
16. Какими способами расширяются функциональные возможности ИС ЭСЛ?
17. Приведите схему ключа на МДП – транзисторе с динамической нагрузкой.
18. Приведите схемы ЛЭ на одноступенчатых МДП – транзисторах, реализующих операции ЗИ-НЕ и ЗИЛИ-НЕ и опишите их функционирование.
19. Приведите схемы ЛЭ КМДП, выполняющие операции ЗИ-НЕ и ЗИЛИ-НЕ.
20. В чем заключается особенности технологии и схемотехнического решения ЛЭ И²Л?
21. Приведите схему базового ЛЭ И²Л и ее топологию.
22. Какие логические функции выполняет дешифратор?
23. Каково назначение входов управления в дешифраторе?
24. Функцию какого электрического устройства выполняет мультиплексор для логических сигналов?
25. Опишите принцип работы RS-, JK-, D- и T- триггеров.
26. Почему T-триггер называют счетным?
27. На основе каких триггеров и как можно реализовать двоичный счетчик? Что такое коэффициент пересчета счетчика?
28. Какими способами можно изменить коэффициент пересчета счетчика?

1. И.С. Андреев, Х.К. Арипов, Ж.Т. Махсудов, Ш.Б. Рахматов. Полупроводниковые приборы многослойной структуры. Транзисторы и тиристоры. Часть 1: Учебное пособие. Т.: ТЭИС, 1994. 164 с.
2. И.С. Андреев, Х.К. Арипов, Ж.Т. Махсудов, Ш.Б. Рахматов. Полупроводниковые приборы многослойной структуры. Транзисторы и тиристоры. Часть 2: Учебное пособие. Т.: ТЭИС, 1994. 98 с.
3. Х.К. Арипов, Н.Б. Алимова, З.Е. Агабекова, Ж.Т. Махсудов. Аналоговая и интегральная схемотехника. Т.: ТЭИС, 2000. 90 с.
4. Н. Юнусов, И.С. Андреев, А.М. Абдуллаев, Х.К. Арипов, Ю.О. Иноғомова. Электроника бўйича асосий тушунча ва атамаларнинг ўзбекча-русча-инглизча изоҳли лўғати. Т.: ТЭАИ, 1998. 160 б.
5. И.П. Степаненко. Основы микроэлектроники: Учебное пособие. М.: Лаборатория Базовых Знаний, 2001. 488 с.
6. Ю.Ф. Опадчий, О.П. Глудкин, А.И. Гуров. Аналоговая и цифровая электроника: Учебник для вузов. М.: Горячая линия – Телеком, 2003. 768 с.
7. А.Н. Игнатов, С.В. Калинин, В.Л. Савиных. Основы электроники. Н.: СибГУТИ, 2005. 323 с.
8. А.Н. Игнатов, С.В. Калинин, Н.Е. Фадеева. Микросхемотехника и нанoeлектроника: Учебное пособие. Н.: СибГУТИ, 2007. 244 с.
9. Х.К. Арипов, А.М. Абдуллаев, Н.Б. Алимова. Основы электроники: Учебное пособие для учащихся профессионально-технических колледжей. Т.: ИПТД им. Чулпана, 2007. 136 с.
10. Электрон техника ва радиоэлектроникага оид атамаларнинг ўзбекча-русча изоҳли лўғати. проф. М. Мухитдинов умумий тахрири остида. Т.: БИЛИМ, 2007. 432 б.
11. Х.К. Арипов, А.М. Абдуллаев, Н.Б. Алимова. Электроника: Ўқув қўлланма. Т.: ТАТУ, 2009. 136 б.

10 000 2011

Введение	3
ГЛАВА I. Аналоговая электроника	
1.1. Классификация электронных устройств.....	5
1.2. Схемотехника аналоговых устройств.....	9
1.3. Основные свойства аналоговых усилительных устройств.....	11
1.4. Классы усиления усилительных каскадов.....	17
1.5. Обратная связь в усилителях.....	20
1.6. Усилительные каскады на биполярных транзисторах.....	25
1.7. Усилительные каскады на полевых транзисторах.....	39
ГЛАВА II. Операционные усилители	
2.1. Общие сведения.....	43
2.2. Базовые элементы аналоговых интегральных микросхем.....	45
2.3. Структура операционного усилителя.....	63
2.4. Основные параметры и характеристики операционных усилителей.....	66
ГЛАВА III. Преобразователи аналоговых сигналов на операционных усилителях	
3.1. Общие сведения.....	73
3.2. Включение ОУ в безинерционные резистивные (линейные) цепи ОС.....	74
3.3. Включение ОУ в инерционные линейные цепи ОС.....	81
3.4. Включение ОУ в безинерционные нелинейные цепи ОС.....	88
ГЛАВА IV. Основы цифровой техники	
4.1. Общие сведения.....	96
4.2. Системы счисления.....	100
4.3. Логические переменные и константы. Операции булевой алгебры.....	104
4.4. Логические элементы и их параметры.....	108
4.5. Ключи на биполярных транзисторах.....	115
4.6. Ключи на полевых транзисторах.....	120
ГЛАВА V. Базовые элементы логических интегральных микросхем	
5.1. Общие сведения.....	125
5.2. Элементы транзисторно-транзисторной логики.....	125
5.3. Базовые логические элементы эмиттерно-связанной логики.....	134
5.4. Базовые логические элементы на одноступенчатых МДП – транзисторах.....	142
5.5. Базовые логические элементы на комплементарных МДП – транзисторах.....	145
5.6. Базовые логические элементы интегрально-инжекционной логики.....	147
5.7. Типовые комбинационные схемы.....	153
Литература	161